"논리회로실험" 검색결과 101-120 / 4,639건

• 

  논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

  PurposeXilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder & subtracter를 설계해 본다. ... Sources & Results① Test 1 - 기초 조합논리회로1) VHDL sourcelibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;entity test1 ... complement의 표현범위는 -8부터 +7까지이며0은 +부호를, 1은 -부호를 나타낸다.2) Full adder전가산기(Full adder)는 기본적으로 1비트의 2진수 3개를 더하는 논리회로이며

  리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08

  다운로드 장바구니
• 

  디지틀 논리회로 실험5 ExclusiveOR 게이트와 그 응용

  인상태이다결과분석 및 결론 AND,OR,NOT 게이트 ,NAND 게이트 ,NOR 게이트 ( 비교적 간단한 소자 여러 개 ) 를 사용하여 XOR 게이트를 구성해보았고 1 학기 디지털논리회로시간에 ... 진리표 위와 같은 회로를 구성 A B X 0 0 0 0 1 1 1 0 1 1 1 0실험 3 회로사진실험 4 4. ... A B X 0 0 0 0 1 1 1 0 1 1 1 0실험순서 TTL 7486 을 이용하여 간단한 회로를 구성해본다 .

  리포트 | 13페이지 | 1,500원 | 등록일 2019.10.03 | 수정일 2021.10.17

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로

  실험 목적Exclusive-OR회로를 이용한 비교/연산회로의 구현 및 동작원리를 이해하고, 기본 논리 gates를 이용한 half-adder 및 fill-adder의 구현 및 동작원리를 ... 이번 실험에서 사용하는 ’COMPM4’가 이에 해당한다. ... 그리고 연산회로의 동작 및 signed/unsigned numbers의 연산 원리에 대해 이해한다.2.

  리포트 | 23페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 3번 실험 예비보고서

  실험 이론조합 논리회로조합 논리회로는 기본 게이트들의 조합으로 이루어진 논리회로다. ... 실험 목적실험 목적을 논하기에 앞서 조합 논리회로의 개념을 명확히 할 필요가 있다. ... 실험에서 배웠듯, 논리회로 (컴퓨터)는 0과 1만 사용하는 이진법 체계이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 2번 실험 예비보고서

  실험 이론논리소자의 Logic Level 판별방식논리소자에는 H, L의 값을 범위를 이용해서 구분한다.이를 State noise margin이라고 한다.High는V _{OH``min ... 1주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 2. CMOS 회로의 전기적 특성1. 실험 목적1. ... ~V _{IH``min} 범위를 이용하고Low는V _{IL``max} = ~V _{OL`max}를 이용한다.Schmitt-trigger inverters (슈미트 트리거 인버터)논리회로에서

  리포트 | 7페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 1번 실험 예비보고서

  아주대학교 논리회로 강의노트 (2019)? 아주대학교 논리회로 실험 강의 노트 (2020)? ... 실험 이론논리회로컴퓨터는 일반적으로 0(Low) 혹은 1(High)의 이진수로 데이터를 처리한다. ... 이처럼 전기 신호를 논리값으로 인식하고 처리하는 전자회로를 논리회로라고 한다.논리값(Logic Value)Digital Logic에서는 물리량 대신 논리값을 사용한다.Low낮은 전압

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  아주대 논리회로실험 실험7 Shift Register 예비보고서

  following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2020.11.04과목명: 논리회로실험교수명 ... 양쪽의 핀이 7개씩 총 14개가 존재하고, 7번 핀과 14번 핀은 회로를 동작시키기 위한 전원이 들어간다. ... 실험 목적- 실험에 사용하는 소자(7476, 7496)의 특성을 파악한다.- Shift Register의 동작원리와 특성을 이해한다.2.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  디지털 논리회로 실험 4주차 Multiplexer 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : Multiplexer소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 이 Enable E 가 ‘OFF’ 되어있을 경우에는 논리 회로가 제대로 작동하여 원하는 값을 S0, S1에 연결된 스위치를 통해 선택된 출력값 Y가 출력된다. ... 응용실험 4.2.2는 기본 논리 게이트(AND, OR, NOT 게이트)를 이용하여 4-to-1 Multiplexer를 구현하는 실험이었다. 4-to-1 Multiplexer는 선택

  리포트 | 8페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  논리회로실험 비교기와 MUX, ALU 결과보고서

  논리회로설계 실험 결과보고서 #5실험 5. 비교기와 MUX, ALU1. ... 실험 결과- 실험 1. 4가지 기능을 가진 ALU를 Function과 procedure를 사용하여 설계하시오.1) 논리기호와 진리표ALU의 논리기호ALU의 진리표S1S0논리식사용00Y ... 고찰이번 실험은 처음으로 subprogram을 사용하여 component와 유사한 기능을 하는 function과 proceduer 기능을 사용하여 ALU를 설계하는 실험이었다.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  [논리회로설계실험] Mux, Demux (dataflow/gatelevel modeling) (성균관대)

  Mux는 여러 입력선 중에서 하나를 선택하여 출력선에 연결하는 ‘조합 논리 회로’로 선택선의 값에 따라 한 입력선을 선택한다. 일반적으로 입력선이 n개 있을 때 선택선은 log2 ... • 실험 목표Mux와 Demux의 개념을 이해하고 이를 바탕으로 1:4 Mux와 4:1 Demux를 각각 Dataflow, Gatelevel 형식으로 구현한다.• MUX, DEMUX

  리포트 | 8페이지 | 1,500원 | 등록일 2024.08.29

  다운로드 장바구니
• 

  디지털 논리회로 실험 6주차 ALU 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : ALU소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... 실험 목적4-bit 논리연산장치 (ALU: Arithmetic Logic Unit)에 대해 이해한다.2. ... 실험 목적2. 실험 이론3. 실험 준비4. 실험 기기 및 부품5. 주의 사항6. 실험 과정 및 예상하는 이론적인 실험 결과7. 참고 문헌1.

  리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  논리회로설계실험_비교기,MUX,ALU 결과레포트

  논리회로설계 실험 결과보고서 #3실험 3. 비교기_MUX_ALU1. 실험 목표비교기, MUX, ALU를 설계해 본 후, 8가지 기능을 가진 ALU를 설계해본다. ... 실험 결과- 실습 1 1bit, n bit 비교기 설계동작적 모델링자료 흐름 모델링진리표에 따라 작성해보자.

  리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  디지털 논리회로 실험 6주차 ALU 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : ALU소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... 논리를 수행하는 산술논리 연산 장치인 ALU를 이용하여 다양한 수학적 연산들을 해보고 데이터 값을 받아 그 값들을 비교해보는 실험을 하였다. ... 응용실험 (2) 회로2.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 10주차 Counter 예비보고서

  실험 이론지금까지 다루었던 논리회로들은 입력의 조건에 따라서 출력이 결정되는 “조합 논리회로”들이었다. ... 디지털 논리회로 설계 및 실험예비보고서주제 : Counter소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... 그러나, 실제로 디지털 논리 회로를 적용하게 되면 시간에 따라 움직이는 조건을 고려하지 않을 수 없게 된다.

  리포트 | 14페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 4주차 Multiplexer 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : Multiplexer소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 기본실험(2)에서도 왼쪽의 2-to-4 Decoder 74139 회로처럼 구성하고 EN을 INPUT처럼 사용하여 입력값(Y)으로 0 또는 1을 대입하고 입력값(A,B)을 선택 신호( ... 멀티플렉서 IC들도 디코더처럼 회로 동작을 제어하는 인에이블 입력을 가질 수 있다. 인에이블 입력이 인에이블 상태일 때만 회로가 정성적인 멀티플렉서 역할을 한다.

  리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22 | 수정일 2022.04.17

  다운로드 장바구니
• 

  [논리회로실험] 실험3. 가산기&감산기 결과보고서

  실험 과정 및 결과* 실험 1 : 반가산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과ABSC*************101Boolean ... 진리표는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다.* 실험 3 : 반감산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) ... 반가산기와 마찬가지로 두 개의 입력과 두 개의 출력이 나타나며 진리표도 예상 결과 값과 동일하게 나왔다.* 실험 4 : 전감산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를

  리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  논리회로설계실험 - 디코더/엔코더 예비레포트

  논리회로설계 실험 예비보고서 #4실험 4. 디코더& 엔코더 설계1. ... 이진수 디코더는 부호화된 2진수 정수를 부호화되기 전으로 되돌리는 조합논리회로이다.n TIMES 2 ^{n} 디코더는 2진수로 된 n개의 입력 신호를 최대2 ^{n}가지 출력 신호로 ... 원래의 형태로 되돌리는 것도 디코더이다.’4to 10 decoder디코더와는 반대로 신호를 코드화하는 기기를 엔코더라고 한다.(2) 엔코더엔코더는 디코더의 반대 기능을 수행하는 조합논리회로로

  리포트 | 9페이지 | 2,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  아주대 논리회로실험 실험1 Basic Gate 예비보고서

  곱), OR(논리 합), NOT(부정)과 같은 논 리 연산자를 이용하여 수학적인 계산을 가능하게 식으로 나타낸 것으로, 전자회로 설계에 널리 응용되고 있다. ... 실험1IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of the importance ... 진리표는 다음과 같다.InputOutputABCLLLLHHHLHHHL3) Boolean Equation- Boolean Equation은 Boolean algebra를 이용하여 AND(논리

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.09 | 수정일 2021.07.23

  다운로드 장바구니
• 

  디지털 논리회로 실험 5주차 Adder 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : Adder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... NOT의 복합연산으로 표현할 수 있는데, 그 중 하나가S ~=~ bar {bar{(A+B)} + A cdot B}``이다.(2)반가산기반가산기는 2개의 입력과 2개의 출력을 가진 논리회로를 ... XOR 게이트와 AND 게이트로 설계될 수 있다.그림 2-1 반가산기, 반가산기 심볼(3) 전가산기전가산기는 3개의 입력(A, B, C)과 2개의 출력(합과 자리올림수)을 가진 논리회로

  리포트 | 9페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 10주차 Counter 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : Counter소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... 동기식 카운터의 입력 함수는 하위 비트의 논리적 AND이다. ... 동기식 카운터의 입력 함수는 하위 비트의 논리적 AND이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니