"감산 회로" 검색결과 501-520 / 790건

• 

  논리설계 - 멀티플렉서를 MAX-PLUS II 로 실습을 한후 결과 보고서

  C0가 0일 때는 가산기가 되고 C0 가 1일 때는 XOR 게이트를 거치게 되어 감산기가 된다.A-B 감산을 위한 회로는 B단자와 상응하는 전가산기 입력 사이에 위치하는 인버터를 ... 포함하여 3개의 입력비트들의 감산을 행하는 조 합논리 회로이며, 세개의 입력 X,Y,Bо과 2개의 출력 D,B₁을 갖는다. ... 하지만 예전에 실습을 하였던 자료들을 모두 삭제를 하였기 때문에 가산기와 감산기 및 회로들을 다시 재설계를 하는 경우가 생겼습니다.

  리포트 | 6페이지 | 1,000원 | 등록일 2009.12.15

  다운로드 장바구니
• 

  증폭기(반전 증폭기, 비반전 증폭기, 미분기, 적분기, 덧셈기, 뺄셈기) 예비보고서

  X-Y모드로 두고 리싸쥬패턴을 확인한다.실험10-2:가상기와 감산기10-2-1 가산기1.회로3을 구성하고, (+15V)는 7번단자에 (-15V)는4번단자에 연결한다.2.파형발생기의 ... -출력전압이 정확히 0V가 되는지 확인volt DIV단자를 돌려가며 확인해본다.10-2-3 감산기실험10-3:적분기와 미분기10-3-1 적분기1. ... 회로의 동작을 알아 보고, 발전기의 개념을 익힌다.

  리포트 | 2페이지 | 1,000원 | 등록일 2010.12.16

  다운로드 장바구니
• 

  OP-AMP 증폭실험 결과보고서

  건의사항⇒ 저번시간에는 만능기판에 회로를 구성해서 하였는데 이번에는 직접 납땜을 해서 회로를 만들었다. ... 그러므로만약 저항값이 모두이라면즉, 출력은 입력을 대수적으로 합한 것과 같음을 알 수 있다.↕(4) 감산기? 감산기는 두 신호 크기의 차를 출력하는 증폭기이다. ... 이론적으로 해석하고, 이를 바탕으로 한 기본회로의 동작을 이해한다.(2) 위를 바탕으로 실험을 위해 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다.■ 관련 이론이상적인

  리포트 | 9페이지 | 1,500원 | 등록일 2010.05.04

  다운로드 장바구니
• 

  디지털 논리 회로의 종류와 특징은 무엇인지 조사하세요.

  이 회로는 CARRY 값의 또 하나의 출력 추을 가진다. 입력 A는 피감산 입력값을 표시하고 B는 감산 입력값을 표시하는데 사용한다. 반감산기의 논리 회로는 다음 아래와 같다. ... 전감산기의 논리 회로는 다음 아래와 같다. ... [그림 2-3 반감산기]진리표로 표현하자면 다음과 같다.ABSCn0000011110101100[표 2-3 반감산기 진리표]위의 반감산기 회로와 진리표를 보면 exclusive OR

  리포트 | 18페이지 | 1,000원 | 등록일 2009.12.12

  다운로드 장바구니
• 

  실험10-연산증폭기와 파형발생기(결과)

  감산기 회로를 이용한 뺄셈입력파형사각파 출력삼각파 출력※ 토의사항이 회로가 감산기로 동작하는가? ... 이 회로는 두 입력신호의 차를 결과로 출력해주는 것을 보아 감산기로 동작함을 알수 있다.3. ... 따라서, 게인이 1이 되어 입력 신호를 그대로 출력하는 기능의 회로가 된다.10.4.2 실험 10-2 : 가산기와 감산기(1) 가산기2.

  리포트 | 9페이지 | 3,000원 | 등록일 2010.08.27

  다운로드 장바구니
• 

  [디지털 공학 실습] TTL IC를 이용한 3초과 to BCD 가감산기 설계

  전체 회로도5. 부품 배치도(브레드 보드)6. ... 작품에 대한 고찰 및 자체 평가작품 설계시 문제점케리, 음수 표시 연산 블럭 설계시 B1~B4 입력에 1010 입력시 회로가 더 복잡해 지는 문제 발생같은 수 감산시 -0이 출력되는 ... 항1KΩ8개.100Ω9개.330Ω7개.총 계24개.L E D적 색9개.총 계9개.7 SegmentFND5072개.총 계2개.스위치DIP 스위치2개5PIN토글 스위치1개.총 계3개.회로

  리포트 | 9페이지 | 1,000원 | 등록일 2010.06.02

  다운로드 장바구니
• 

  기초회로실험[결과보고서] OP-AMP 비교기

  지금까지 OP-AMP를 가지고 한 가산기/감산기, 증폭기의 실험에서와 다르게 이번엔 OP-AMP가 입력 전압을 더하거나 증폭하는 등 변화시키는 역할이 아니라 단순히 입력전압을 Vref ... OP-AMP 비교기실험결과(데이터) 및 분석1) 단방향 비교기와 양방향 비교기의 비교(1) 단방향 비교기[그림 1] 회로 구성 (LM741사용)[그림 2] Vi=0V [그림 3] Vi ... 5V[표 1]ViVout (측정값)Vout (이론값)0V14.6V15V1V14.6V15V2V14.6V15V3V1.4V0V4V1.4V0V5V1.4V0V(2) 양방향 비교기[그림 8] 회로

  리포트 | 8페이지 | 1,000원 | 등록일 2013.01.15

  다운로드 장바구니
• 

  병렬 RLC회로

  감산하면 그림 23-3과 같은 리액턴스 전류를 구할 수 있다.이보다 크다면 회로는 유도성이며가보다 크다면 회로는 용량성이다.인 경우는 앞으로 행할 실험에서 다시 언급할 것이다. ... 병렬 RLC 회로1. 실험 목적병렬 RLC 회로의 임피던스 및 전압-전류 관계를 이해한다.2. 이론그림 24-1은 병렬 RLC 회로의 가장 간단한 형태이다. ... 병렬RLC회로의 임피던스A1. 그림 23-6의 회로에서 R1과 R2만으로 회로를 구성한다.A2. 전원은 10, 1kHz로 조정한다.A3.

  리포트 | 2페이지 | 1,000원 | 등록일 2011.06.04

  다운로드 장바구니
• 

  실험10결과

  : 이 회로가 감산기로 동작하는가? ... 다시 말해서 입력전압이 출력에 미치는 비중을 서로 다르게 하여 가산하는 회로가 구현되는 것이다.(2) 감산기① 감산기 회로를 이용한 뺄셈TTL 파형과 출력파형삼각함수파와 출력파형토의사항 ... 이 값은 비반전 증폭기 회로의 (R2+R1)/R1의 비와 같다. 그 이유는 비반전 증폭기 회로의 해석을 통해 구할 수 있다.

  리포트 | 15페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  44장 예비레포트 2진 가산과 전가산기

  감산기 회로도2).전 감산기의 진리표를 작성하고 회로를 구성하라.전감산기 진리표입력출력XYZDB0000000111010110110110010101001100011111[그림]전 감산기 ... 감산결과(difference)와 자리빌림(borrow)의 부울 표현을 작성한다.4. 전감산기의 회로를 구성하고 주어진 진리표에 대한 동작을 확인한다.그림 44-5. 전가산기 회로 ... [그림] 2 비트 병렬 가산기 회4) 예제 실험회로 41) 반 감산기의 진리표를 작성하고 회로를 구성하라.반감산기 진리표입력변수출력변수XYDB0000011110101100[그림]반

  리포트 | 8페이지 | 1,000원 | 등록일 2009.11.29

  다운로드 장바구니
• 

  결과 가산기 & 감산기

  반감산기를 만드는 과정에서도 별다른 특별한 점은 없었으며 결과 측정도 교재에 나와 있는대로 잘 이루어졌다.마지막으로 전감산기를 구현했다. ... 측정에 있어서 별다른 오류는 없었다.[ 고찰 및 분석 ]반가산기, 전가산기, 반감산기, 전감산기 총 4개의 연산기를 구현하여 그 동작에 대하여 직접 관찰해 보는 실험을 하였다. ... 이 때문에 가산기가 감산기로서의 동작을 하게 되는 것이다. 마찬가지로 입력에서 빌림수를 고려해 주지 않아 다중 비트연산에서 불완전하다.

  리포트 | 6페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  Full subtracter,Fulladder 예비

  [ 실험목적 ]① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.[ 이론 및 예측 ](1) 전가산기의 합과 전감산기의 차X + Y + Ci의 합 SX - ... 대수방정식의 회로의 결과값과 EOR 회로의 결과값이 동일하게 출력 되었다.(2) 전가산기의 캐리 C0X + Y + Ci의 캐리 C0○ 예상 출력 파형- 전가산기 회로에서는 2-input ... Y - Bi의 차 D① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차○ 예상 출력 파형② EOR 논리를 이용한 전가산기의 합과 전감산기의 차○ 예상 출력 파형- Boole

  리포트 | 6페이지 | 1,500원 | 등록일 2009.09.08

  다운로드 장바구니
• 

  예비 실험1. 부궤환 회로

  또한 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있기 때문에, 연산자의 의미에서 연산증폭기라고 부르며, 이 연산증폭기를 사용하여서 가산기, 감산기, 적분기 및 미분기 ... 증폭기의 이득은이다.전압 플로워로 동작하는 연상증폭기 회로비반전 전압플로워로서 궤환 저항와이 없으므로 출력전압은 입력전압과 같다. ... 이 증폭기의 이득은이다.비반전 증폭기로 이용된 연산증폭기 회로비반전 증폭기는 입력으로부터 출력으로의 부호 반전이 없어 비반전 증폭기라고 부른다.

  리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

  다운로드 장바구니
• 

  BCD To 7Segment Decoder 설계

  본론4.1 설계 내용IAR프로그램을 이용하여 7segment의 가산 및 감산, 홀수 및 짝수 카운터를 설계한다. ... ->PINx : x포트가 입력으로 되었을 때, 해당 핀의 물리적 값을 읽어옴.4.4 회로의 동작 사진5. ... AVR의 사용법을 이해할 수 있다.3.2 설계 순서1) Atmega128 구현 키트에 회로를 구성한다.2) IAR 프로그램으로 실행할 소스파일을 작성한다.3) 구성한 소스를 컴파일

  리포트 | 8페이지 | 2,000원 | 등록일 2013.05.28

  다운로드 장바구니
• 

  Full subtracter,Fulladder 결과

  결과값과 EOR 회로의 결과값이 동일하게 출력 되었고, (2)의 실험에서는 전가산기 회로에서는 2-input 입력값이 모두 high 일때 low값이 나오고, 올림수가 발생하는데, ... [ 실험결과 ](1) 전가산기의 합과 전감산기의 차X + Y + Ci의 합 SX - Y - Bi의 차 D① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차○ 출력파형② ... 회로를 구성하는데 있어서 정리가 안되서 실험하는데 약간의 어려움을 겪었다.Full adder와Full subtracter(결과)

  리포트 | 6페이지 | 1,500원 | 등록일 2009.09.08

  다운로드 장바구니
• 

  파형 발생기 예비보고서

  그 중에서도 증폭기, 비교기, 가산기, 감산기, 미분기, 적분기, 필터, A/D컨버터 등이 있는데 이 중에서도 증폭기와 비교기로 가장 많이 쓰인다.그림1OP-Amp의 기호는 옆의 과 ... 비반전 증폭기와 등가회로위의 는 비반전 증폭기의 회로와 이에 관한 테브닌 등가회로를 나타낸 것이다. ... > 반전증폭기와 등가회로위의 는 반전증폭기를 그린 회로와 그것을 테브닌 등가회로로 나타낸 것이다.이 반전증폭기의 입력 전압과 출력 전압을 측정하면 아래의 과 같이 나타난다.이 의 그래프를

  리포트 | 2페이지 | 1,000원 | 등록일 2010.12.28

  다운로드 장바구니
• 

  [예비,결과]반가산기와 전가산기, 반감산기와 전감산기

  반감산기한 자리인 2진수를 뺄셈하여 차의 빌림수를 구하는 회로이다.ABCD0000011110101100반감산기 진리표 반감산기 회로도S =AB' + A'B = A XOR BC =A' ... C)]=A XOR(B XOR C)=A XOR B XOR CY=AB+A'B'C+ABC=A'B+C(A'B'+AB)=A'B+C(A XOR B) 전감산기 회로도 반감산기를 사용한 전감산기3 ... 전감산기두 자리 이상의 2진수를 계산할 수 있는 회로이다.ABCDY0000000111010110110110010101001100011111 감산기 진리표C AB00011110011111C

  리포트 | 13페이지 | 1,000원 | 등록일 2009.05.31

  다운로드 장바구니
• 

  MCU의 역사 및 ATmega128의 구동 원리

  감산에서는 이 비트가 자리내림(borrow)을 나타낸다 ... 명령을 사용하여 이 비트와 어느 레지스터의 한 비트 사이에 비트 복사가 가능하다Bit 5 – HHalf Carry Flag : 산술연산의 가산에서 half carry가 발생하거나 감산에서 ... )이 많이 얻어진다높은 집적도출력 임피던스도 낮아 현재 가장 품종이 풍부하고 널리 사용됨.NMOS가 PMOS보다 동작 속도가 빠름동작 속도가 빠르다응답속도가 저속도이다멀티 이미터 회로

  리포트 | 5페이지 | 1,500원 | 등록일 2012.03.12 | 수정일 2016.03.10

  다운로드 장바구니
• 

  full adder를 사용한 덧셈 뺄셈

  실험- 7486 IC, 7408 IC, 7432 IC,를 사용하여 구현한 전 가ㆍ 감산기 회로도이다.위 전가산기 회로도를 이용하여 왼쪽의 사진에 나온 회로도를 구현하였다위 회로도를 ... 이 회로는 3개의 입력과 2개의 출력을 가진다. x, y, z는 각각 피감수, 감수,그리고 전 자릿수로부터의 빌림(borrow)을 표시하는데 사용되는 출력기호이다.- 전감산기 진리표3개의 ... 두 비트들의 뺄셈을 수행하는 조합 회로이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2009.11.01

  다운로드 장바구니
• 

  비동기식 카운터 (Asynchronous Counters)

  실험목적1) 카운터의 동작원리 및 감산 카운터와 가산 카운터의 원리를 이해한다.2) 비동기식 Modulus N 카운터의 동작원리를 이해하고 동작 특성을 익히며 플립 플롭의응용능력을 ... 모의 실험 및 실험결과(1) 비동기식 Count-up 카운터 실험회로(2) 비동기식 10진 카운터 실험 회로5. ... 결 론이번 비동기식 Count-Up 카운터 회로와 비동기식 10진 카운터 실험 회로를 구현하기 위해 J-K 플립플롭을 직렬로 각각 연결하여 함수발생기를 이용하여 이들 플립플롭에 클럭

  리포트 | 3페이지 | 2,000원 | 등록일 2010.11.12

  다운로드 장바구니