"감산 회로" 검색결과 421-440 / 790건

• 

  가산기, 감산기

  그러나 하나의 집적회로로 만들어졌을 경우, 그 외부에서는 가수, 피가수와 합의 부호가 같은지를 비교해야 함을 고찰하라.2의 보수의 감산을 실현해 보자.A - B = A + (2's ... 가산기, 감산기1. ... 실험목적가산․감산 연산을 구현해 본다.4비트 2진수를 Excess-3 코드로 변환하는 변환기를 설계, 구현, 실험한다.오버플로우(overflow) 검출로 부호화 수의 가산기 설계를

  리포트 | 5페이지 | 1,000원 | 등록일 2012.11.20

  다운로드 장바구니
• 

  기계공학실험 1 (10) 증폭기 실험 결과보고서

  두 개의 입력 신호 전압의 차이의 비로 설정한 증폭비로 증폭하여 출력한다.실험 장치연산 증폭기고증폭도를 가지고, 부 궤환의 방법에 따라서 아날로그 신호의 가산, 감산이나 적분 등의 ... 특히 실험의 원리가 가장 중요하였는데, 실험원리에서 확인한 것처럼 반전증폭기 회로는 대부분 연산증폭기 회로의 기본이고 간단한 회로이며 저항의 비로 증폭비를 설정 할 수 있다. ... 회로에서 가장 널리 사용되는 증폭기이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2014.03.23 | 수정일 2017.11.27

  다운로드 장바구니
• 

  op amp 증폭실험 결과레포트 기초회로실험

  (1) 감산 증폭기의 회로도를 결선 하라. ... (-6.668-(-6.5))/(-6.5)*100=2.585(-9.771-(-9.75))/(-9.75)*100=0.215(-13.014-(-13))/(-13)*100=0.108(4)감산기 ... 핀 번호에 주의하여 회로를 꾸며라.

  리포트 | 12페이지 | 1,500원 | 등록일 2014.04.25

  다운로드 장바구니
• 

  4자리 2진수 가산기, 감산기 설계결과보고서

  명제74H87과 74LS83을 써서 4자리 2진수를 가산과 함께 감산할 수 있는 회로를 설계하고, 8421 가산기를 설계하라.2. ... 결과 분석이번 설계는 7487과 7483을 이용하여 가감산기를 설계하여 보았고, 8421을 통해 가산기를 설계하여 보았다. ... 전체 설계7487을 이용한 가감산기7487과 Full adder을 이용하여 ORCAD로 설계한 회로이다.BCD가산기 회로8421을 이용하여 가산기를 제작한 회로이다.ORCAD를 이용하여

  리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

  다운로드 장바구니
• 

  기계공학실험 1 (10-2) 결과보고서

  두 개의 입력 신호 전압의 차이의 비로 설정한 증폭비로 증폭하여 출력한다.실험 장치연산 증폭기고증폭도를 가지고, 부 궤환의 방법에 따라서 아날로그 신호의 가산, 감산이나 적분 등의 ... 회로의 문제점이라고 생각되었으나 조교님께서는 회로는 제대로 연결되었다고 하셨다. ... 이번 주는 비 반전 증폭기 실험이었고 회로도에 따라 알맞게 회로를 구상하였지만, 멀티 미터나 회로구성의 문제를 제외한 다른 문제로 인해 결과값이 산출되지 않았다.

  리포트 | 7페이지 | 1,000원 | 등록일 2014.03.23 | 수정일 2017.11.27

  다운로드 장바구니
• 

  OP-AMP증폭실험-결과

  반전증폭기와 비반전증폭기, 가산기와 감산기에 대해 알아보고 회로를 직접 결선하는 작업을 진행하였다. ... 아래의 실험값은 반전증폭기, 비반전증폭기, 가산기, 감산기 각각의 회로를 결선 후 출력단에서 전압을 측정한 값을 표기한 것이다.1) 반전증폭기(1) 그림 9-6은 그림 9-2를 실제 ... 또한 이번실험에서는 총 4번의 회로를 결선해야했고, 가산기와 감산기 실험의 경우 전원공급기가 최소한 2개이상 필요해서 옆조와 동시에 실험을 진행하는등, 굉장히 어려운 실험이었다.

  리포트 | 18페이지 | 1,500원 | 등록일 2011.12.04 | 수정일 2013.11.30

  다운로드 장바구니
• 

  아주대 논회실 실험5 결과보고서

  Excess-3코드란 BCD 코드에서 +0011을 해준 코드로써 0값을 갖지않아, 신호가 단선된 것을 파악하는데 용이하고, 자기보수가 9의 보수 성격을 가지므로 감산시 빠르게 사용할 ... 실제로 이런 논리적인 회로를 만들기 위해서는 Boolean Equation을 써서 회로를 설계해야 되므로 매우 복잡하고 힘들테지만, 이미 회로도가 있어서, 구현 하는데는 별로 어려움이 ... (왼쪽 다이오드부터) 에만 High를 넣어서 만 불이 켜진 것을 구현한 회로사진2) 고찰이번 실험은, 74HC42를 사용하여 BCD디코더를 만드는 실험이었다.

  리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

  다운로드 장바구니
• 

  3.가산기와 감산기[결과]

  ☞ 위의 전감산기는 반감산기를 이용하여 구성한 회로이다. ... 디지털 시스템에서 기본적으로 반가산기와 전가산기, 반감산기와 전감산기가 있는데, 직접 실험을 통해서 회로를 구성하고 동작 특성을 이해 할 수 있었다. ... 실험결과를 바탕으로 작성한 truth table이 이론값과 일치하는 것으로 보아 위의 회로가 반감산기로써 제대로 동작함을 알 수 있다.(4) 예비보고서 문제 5에서 구한 전감산기를

  리포트 | 7페이지 | 1,000원 | 등록일 2011.07.05

  다운로드 장바구니
• 

  RC RL(RLC) 병렬회로 예비보고서

  전기회로에서페이저량은 정현파 전압과 전류로 설명되므로 페이저량을 임피던스관계로 취급할 수 있으며 쉽게 가산, 감산을 할 수 있다.위 그림은 복소수bar{A} =a`+`jb의 벡터 표시이며 ... RC 병렬회로, RL병렬회로의 특성을 확인하고 전압 위상차를오실로스코프로 측정한다. 또한, 그 특성을 이용하여 회로상의 이용을생각해 본다2. 실험을 위한 기초 이론가. ... X인 교류 소자가 병렬로 연결된아래 그림과 같은 회로를 생각해보자병렬회로페이저회로의 각 소자는 전원에 병렬연결되어 있으므로 각 소자의 교류전압은 공급된 전압 V와 동일한 크기와 위상이

  리포트 | 5페이지 | 1,000원 | 등록일 2014.01.20

  다운로드 장바구니
• 

  기초회로실험 결과 리포트 op-amp증폭실험

  감산기 PSIM 회로D. ... 교재에서는 3개의 전압원을 이용하여 감산기 회로를 구성하였지만, 우리는 전압원 2개만을 이용하여 감산기 회로의 역할을 확인해보았다.- 직류 전압을 인가하였으므로, 출력파형도 직류로 ... 즉, 감산기 회로는 두 신호 크기의 차를 증폭하여 출력한다. 증폭은이다.

  리포트 | 10페이지 | 1,000원 | 등록일 2011.10.08

  다운로드 장바구니
• 

  가산기 실험결과

  진리표와 회로도로 나타난다 진리표로부터 D와 B0의 논리함수를 곱의 합 형식으로 구하면,[2] 전감산기{Full Subtracter : FS}전감산기는 비트 2개와 낮은 자리에서 ... 두 비트를 빼서 그 결과로 1비트의 차와 1비트의 빌림수를 발생하는 회로로서, 전에 낮은 자리에서 빌려온 빌림수는 고려하지 않고 단지 2비트만 감산하면, 진리표와 회로도는 밑에 있는 ... 감산기2진수의 뺄셈은 보수를 구한 후, 가산기를 이용하여 구하는 것이 일반적이다. 그러나 뺄셈을 실현하는 논리회로를 구현하여 직접 실행할 수도 있다.

  리포트 | 5페이지 | 1,000원 | 등록일 2011.04.20

  다운로드 장바구니
• 

  BCD to EX-3 가감산기 설계 보고서

  작품 설명이 회로는 2개의 BCD 코드를 입력 받아 3초과 코드로 변환을 한 뒤에 가산 또는 감산을 실행을 한 뒤에 가산 또는 감산 되며 결과는 캐리와 4비트의 합 또는 차의 결과입니다.이렇게 ... 세그먼트를 이용하기 위해선7447 세그먼트 디코더를 사용하여 출력을 합니다.BCD로 변환된 입력 값을 받아 2개의 세그먼트를이용하여 감산결과, 가산결과를 둘 다디스플레이합니다회로도 ... 설명:이 회로는 마지막 연산 결과를 디스플레이해주는 회로입니다.회로에서 보이듯이 74LS47N 디코더를 이용하여 74LS83N에서 출력된 값들을 입력받아 디코더를 통해 세그먼트에 입력을

  리포트 | 11페이지 | 1,000원 | 등록일 2011.05.25

  다운로드 장바구니
• 

  논리회로실험) ALU 예비보고서

  이로 가산 또는 감산의 역할을 수행하여 수치를 더하거나, 뺀다.* 가산기의 종류- 반가산기 : 2bit 덧셈기로 그 값의 합과 자리 올림수를 출력함- 전가산기 : 3bit 덧셈기로 ... ALU 은 지난 실험 간에 사용되었던, AND, OR, XOR, NOT 등의 GATE 회로들을 포함하여, 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 연산 논리회로라고 할 수 있다.컴퓨터 ... 이 때 ALU 내의 흐름과 그 연산들이 게이트 회로에 의해 통제가 된다.

  리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  실험6예비

  예 비 보 고 서학 과학 년학 번조성 명전자공학과23실험 제목가/감산 회로1. 실험 일자 : 2011년 10월 31일 (월) 15:00 - 16:502. ... 있다.⑦ 신호원 임피던스가 낮으면 양호한 S/N(신호 전력대 잡음 전력비)을 언기 쉽다.⑧ OP-AMP에 따라서는 피드포워드 보상을 쓸 수 있다.(2) 가산회로연산증폭기를 사용한 회로로 ... 반전 증폭기에서 이와 같은 특징은 사용된다.회로가 반전증폭기에 동작하고, 모든 OP-AMP에 적용되지는 않으며, 위상, 세트링 특성이 그 응답속도 만큼은 좋지 않다는 제약이 있다.(

  리포트 | 3페이지 | 1,000원 | 등록일 2012.11.18

  다운로드 장바구니
• 

  [토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

  yB = x'y논리회로로 표시하면< 반감산기의 회로 >참고3) 전감산기(Full Subtractor)반감산기는 하위 비트 감산 시 감수가 피감수보다 커서 발생한 자리빌림을 고려하지 ... 회로도 >참고2) 반감산기(Half Subtractor)반감산기회로는 2개의 bit로 그 차를 산출하는 조합회로 형태로 다른 경우보다 0-1을 하는 경우 감산이 불가능하며 1을 빌려옴을 ... y)'z + x'y회로로 구현하면 아래와 같다.< 전감산기의 논리회로 >5.Simulation실험1) HA 회로를 설계하고 제작하여 동작을 검증하라..< 핸드아웃 Schematic과

  리포트 | 42페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

  다운로드 장바구니
• 

  OP-AMP 증폭실험-결과9

  R_{ 4} = 2k OMEGA 일 때{- {2k OMEGA } over {1k OMEGA } (5V+1V+0.5V)} over {6.5V} =-24) 감산기(1) 감산기를 결선하라 ... 실험 결과&분석-저번시간에 이어 주파수가 있는 교류전압을 인가한 후 연산증폭기의 원리에 대해 학습하고 직접 회로를 만들어 보는 시간이었다. ... 여러 가지 회로를 만들기 위해 LSI741C OP-AMP 라는 소자를 이용하였지만, 증폭기 소자를 처음 보고 전원공급기도 여러개를 이용해서 생각보다 복잡 하였다.

  리포트 | 13페이지 | 1,500원 | 등록일 2013.12.30

  다운로드 장바구니
• 

  [논리회로실험] 실험4. ALU&Booth

  과 목 : 논리회로설계실험과 제 명 : 실험4. ... (Ripple Carry Adder)와 응용된 가/감산기(Carry Lookahead Adder)를 설계해보았다. ... Booth 곱셈기 및ALU 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.09.Introduction이전 실험들을 통해 단순한 가/감산기

  리포트 | 31페이지 | 2,500원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제05주 Lab#04 [Arithmetic Logic, Comparator] 예비 보고서

  Essential Backgrounds (Required theory) for this Lab(1) CONTINUOUS ASSIGNMENTS(가) continuous assignment문은 회로의 ... Subtracter의 원리에 대해서 이해할 수 있고, 나아가 Behavioral modeling으로 작성된 4bit full subtracter를 Spartan-3에서 실제로 구동해 봄으로서 감산기의

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전가산기와 전감산기 결과

  회로 8-4의 전 가산기를 이용하여 4-bits 전 감산기를 구현하여 회로도와 파형을 제출하시오. ... (Hint) 감산의 2의 보수를 한 값과의 가산이다.회로 8-4의 전 가산기를 이용하여 전감산기를 구현6. ... 다음 회로에 대해 전가산기의 출력을 구하는 원리를 설명하시오.(a) 실험 1과 2의 회로(b) 실험 3의 회로2. 실험 2에서 전가산기의 C0는 올바른 결과를 나타내었는가?

  리포트 | 4페이지 | 1,000원 | 등록일 2011.04.25

  다운로드 장바구니
• 

  실험3. 가산기와 감산기 예비보고서

  통해 위의 회로도를 그릴 수 있다.(5) 반감산기를 이용하여 전감산기를 구성하시오.(6) 전가산기를 이용하여 전감산기를 설계하고 위의 문제 (4)에서 구성한 회로와 비교하시오.전가산기와 ... 구할 수 있다.000111100010111010000111100001010111(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.INPUTOUTPUT00000111101011000100111001000110 ... (4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.INPUTOUTPUT0000000111010110110110010101001100011111000111100010111010000111100010011110이를

  리포트 | 5페이지 | 1,000원 | 등록일 2011.01.11

  다운로드 장바구니