"감산 회로" 검색결과 461-480 / 790건

• 

  [기계공학실험] 가산, 감산 증폭기

  단자에 연결하고 접지선을 회로의 접지 단자에 연결한다.5) 전압 측정 장치를 이용하여 감산 증폭기의 출력 값을 확인한다.5. ... 연결하고 접지선을 회로의 접지 단자에 연결한다.5) 전압 측정 장치를 이용하여 가산 증폭기의 출력값을 확인한다.나) 감산 증폭기본 실험에서는 준비된 브레드보드에 10kΩ 저항 3개를 ... 실험 제목 : 가산, 감산 증폭기━━━━━━━━━━━1.

  리포트 | 5페이지 | 1,000원 | 등록일 2010.09.16

  다운로드 장바구니
• 

  2.가산증폭기

  다시 이 전압을 2.5배로 증폭하면 0~10[V]의 신호전압을 얻을 수 있을 경우 가산기 회로의 응용을 생각할 수가 있다.가산 및 감산할 신호전압의 양은 몇 개가 있더라도 전부 저항을 ... 신호로 변환시키고자 할 경우가 있다. 4~20[mA]의 신호를 250[Ω]의 저항에 흘리면 전압강하로서 1~5[V]의 신호전압을 얻을 수 있으며, 이 전압에서 1[V]의 전압을 감산하면 ... 반전 가산기회로(=일 경우)② 반전 가산기회로(?일 경우 )③ 반전 가산기회로(은 +,는 -이고 크기가 같은 경우 )4.실험도구 및 재료?

  리포트 | 18페이지 | 1,000원 | 등록일 2012.08.05

  다운로드 장바구니
• 

  4비트 가감산기 설계 및 타이밍도 확인

  1.두 개의 이진 4비트 수를 더하고 빼는 가감산기 회로를 그리시오.2. ... 감산, 가산 선택에따라 감산과 가산이되는지를 타이밍도를 이용하여 확인하시오.(1) 입력값현재시각 : 50nsA : 1011B : 0100M : 1A : 0011B : 1001M :

  리포트 | 3페이지 | 3,000원 | 등록일 2011.05.22

  다운로드 장바구니
• 

  선형 증폭기

  , 미적분회로 구현을 위해가산기와 감산기는 반전 증폭기에 저항을 조합하여 만들어지고 미적분회로 또한반전 증폭기에 캐패시터가 조합되어 만들어진다.3) 이득을 1이하로 만들 수 있다.반전 ... 실험 제목 : 선형 연산 증폭기 회로1. ... 사용한다.이러한 반전 증폭기를 사용하는 이유는 크게 3가지로 분류할 수 있다.1) 출력위상을 반대로 만들기 위해말 그대로 입력위상와 반대인 출력을 구하기 위해 사용한다.2) 가산기, 감산기

  리포트 | 4페이지 | 1,000원 | 등록일 2011.07.17

  다운로드 장바구니
• 

  SOC설계및실습 Mux~ALU Report

  이와 같이 빼는 수를 보수로 바꾸어 주는 회로가 보수기이다. ... 필요로 하며 전가산기의 수는 직렬 연산 방식에서는 1개가 필요하지만 병렬 연산 방식에서는 데이터를 구성하는 비트의 수만큼 필요하다.보수기(complementary)는 컴퓨터에서 감산을

  리포트 | 9페이지 | 2,000원 | 등록일 2014.06.20

  다운로드 장바구니
• 

  아주대 전자회로실험 결과1 부궤환 회로

  실험을 준비하며 작년에 조중렬교수님과 임한조교수님께서 모두 연산증폭기는 전자회로에서 매우 기본이며 이를 통해 가산기,감산기,미분기,적분기,전압플로어 등을 구성할 수 있어 매우 중요한 ... 작년 전자회로1,2 시간에 다루었었던 연산증폭기와 부궤환 회로여서 예비보고서를 쓰며 실험을 준비하는 동안 전자회로 교재를 다시 한번 리뷰하며 공부해서인지 이번 실험은 낯설지 않은 실험이었다.그리고 ... 이로써 반전 연산증폭기회로의 출력파형은 입력파형의 180。

  리포트 | 6페이지 | 1,500원 | 등록일 2014.10.05 | 수정일 2017.08.03

  다운로드 장바구니
• 

  기계공학실험 11.가감산 증폭기 실험 레포트입니다. ^^

  실험 제목 : 가감산 증폭기 실험1.실험 목적반전 증폭기와 비반전 증폭기 회로를 중첩시킴으로써 덧셈이나 뺄셈과 동시에 그 결과를 증폭시키는 가산 또는 감산 증폭기를 만들 수 있다. ... 이번 실험에서는 가산/감산 증폭기의 회로를 만들어보는 것이 실험 목적이다.2.실험 원리가)가산증폭기반전 입력 단자가 Virtual ground이고 중첩의 정리를 사용하면 R2로 흘러 ... 회로의 접지단자에 연결한다.4-전압 측정 장치를 이용하여 가산 증폭기의 출력값을 확인한다.5.고찰 및 결론이번 실험은 지난 시간에 한 반전-비반전 증폭기에 이어서 가산-감산 증폭기의

  리포트 | 5페이지 | 1,500원 | 등록일 2010.09.13

  다운로드 장바구니
• 

  CDS센서를 이용한 MP3제어 - Term Project(보고서+발표자료)

  먼저 회로도를 보면 비교기의 반전입력단자에 CDS에 의한 전압 값이 들어가고 비반전입력단자에 20k옴에 의한 기준전압이 들어가는 것을 볼 수 있는데 밝을 경우에는 낮은 저항 값을 갖는 ... 들어가면서 감산되어 0V가 출력되게 되어서 음악이 흘러나오지 않는다. ... 인해 반전입력단에 들어가는 전압이 비반전입력단의 전압보다 작기 때문에 -Vs가 출력으로 되어 비교기의 Output에서는 0V가 출력되게 되고 그 값과 Audio signal이 함께 감산

  리포트 | 12페이지 | 1,500원 | 등록일 2011.01.26 | 수정일 2014.08.28

  다운로드 장바구니
• 

  Op-amps 예비레포트

  이때의 출력로 가정하자.감산증폭기의 비반전 동작이 회로의 모양은 비반전 가산기 형태가 되어 다음 식으로 표현될 수 있다.따라서 감산증폭기는 반전동작과 비 반전 동작이 독립적으로 이루어지므로Procedure1 ... 얻을 수 있는 감산회로로서 반전 증폭기와 비반전 증폭기가 결합된 형태의 증폭기라 할 수 있다.OP-Amp의 경우 반전 동작과 비반전 동작은 독립적으로 작용한다. ... 또한 오디오의 믹서회로나 전압의 미조정, 적당히 설항한 후 세밀히 설정한 전압을 서로 더하는데 사용된다.Differential Amplifier두 입력전압의 차이, 즉 감산된 출력을

  리포트 | 6페이지 | 1,000원 | 등록일 2010.12.22

  다운로드 장바구니
• 

  디지털공학 동기식카운터

  가산 카운터와 감산 카운터의 차이점을 이해한다.◎ 사용기기1. 디지털 실험장치2. 함수 발생기3. Power supply4. ... 이러한 점에서 동기식 카운터의 이점이 있는가 하면 구조상으로 회로가 복잡하다는 점에도 비동기식 보다 불리하다.◎ 실험 회로도동기식 Count-Up카운터 회로 설계동기식 Count-Down ... 이러한 점에서 동기식 카운터의 이점이 있는가 하면 구조상으로 회로가 복잡하다는 점에도 비동기식 보다 불리하다.

  리포트 | 6페이지 | 1,000원 | 등록일 2012.04.07

  다운로드 장바구니
• 

  증폭기(Amplifier) 실험

  결과1) 가산증폭기 실험-> 가산증폭기 회로를 구성하고 관측한 그래프.-> 감산증폭기 회로에서 가변저항을 변화 시켰을 때의 그래프 변화.2) 감산증폭기 실험-> 감산증폭기 회로를 구성하고 ... 관측한 그래프.-> 감산증폭기 회로에서 가변저항을 변화 시켰을 때의 그래프 변화.-> 감산증폭기 회로에서 주파수를 변화시켰을 때의 그래프 모양.-> 감산증폭기를 구현하기 위해 만든 ... 증폭기반전 증폭기와 비반전 증폭기 회로를 서로 중첩시켜 뺄셈과 동시에 그 결과를 증폭시키는 증폭기이다.위의 그림은 감산 증폭기이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2010.04.06

  다운로드 장바구니
• 

  기초회로실험 카운터, 시프트 레지스터 결과보고서

  이것은 Rising Edge를 사용하는 감산 카운터(Down-Counter)가 된다.그림1에서 clock과 QD를 비교하면 clock이 첫 번째 상승하면 QD가 상승 하고 clock이 ... 기초회로실험(2분반) 2조 결과보고서 1(제 9회)실 험 주 제Flip-Flop을 이해하고, 이를 응용하여 Counter, Shift-Resister 등의 순차논리회로의동작을 이해한다.제 ... 결정하는 회로를 플립플롭이라 한다.기초회로실험(2분반) 2조 결과보고서 2(제 9회)실 험 주 제Flip-Flop을 이해하고, 이를 응용하여 Counter, Shift-Resister

  리포트 | 3페이지 | 1,000원 | 등록일 2012.12.03 | 수정일 2013.11.09

  다운로드 장바구니
• 

  가산기_및_감산기_예보&결보

  제목 : 가산기 및 감산기2. 목적 : 가산기와 감산기의 원리를 이해하고 그 동작을 확인한다.3. ... 회로도는 XOR 게이트 및 AND 그리고 NOT 게이트만 사용하였기 때문에 실험 회로 꾸미는 것에는 아무런 문제 없었지만 결과 데이타가 제대로 나오지 않아 무척 어려웠다. ... From the truth table we can show that⇒ 이번 실험은 반 가산기 및 반 감산기에 대한 실험이다.

  리포트 | 5페이지 | 2,000원 | 등록일 2010.10.04

  다운로드 장바구니
• 

  논리설계 - 감산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

  B)' + A' BK-map을 참고해서 회로도를 만든다.전감산기 회로도전감산기 심볼 회로도실습 3 : 별렬 가감산기진리표를 작성하고 전감산기의 논리 회로를 통해서 심볼회로를 만든다.4bit ... B나) 빌림(Bo)반감산기 빌림 K-mapA B01001100논리 함수 : Bo=A' BK-map을 참고해서 논리회로를 만든다.반감산기 논리 회로십습2: 전감산기진리표를 작성한다.전감산기 ... , 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기, 전감산기는 뺄셈을 수행하는 회로를 말한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2009.12.15

  다운로드 장바구니
• 

  Exclusive OR 게이트와 그 응용 및 가산기와 감산기

  실험목적1) XOR 게이트의 동작특성과 구성방법 및 그 응용을 알아본다.2) 반 가산기와 전 가산기, 반 감산기와 전 감산기의 원리를 이해하고 동작을 확인한다.4. ... 제목 : Exclusive OR 게이트와 그 응용 및 가산기와 감산기2. 소속 : 전자 정보 학부학번 :이름 :3. ... 결 론이번 실험에서는 실험 5에서는 7400 NAND 게이트 4개를 이용하여 XOR 발생기를 구현하는 회로와 함께 7486 XOR 게이트 3개를 이용한 응용회로를 실험하였다.

  리포트 | 3페이지 | 2,000원 | 등록일 2010.11.12

  다운로드 장바구니
• 

  가산기와디코더

  이론 :-컴퓨터나 디지털시스템에서는 가산을 이용하여 감산, 승산, 제산의 연산이 수행되기 때문에 가산은 가장 중요한 선술연산이다. ... 실험회로 :실험1) LED회로 실험2)반가산기 회로실험3) 7segment6. ... 디지털공학 및 실습평가가산기와 디코더 회로2012 . 10 . 12일1. 실험제목 : 가산기와 디코더 회로2.

  리포트 | 10페이지 | 1,000원 | 등록일 2012.12.04

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제09주 Lab#07 [FSM, Counter] 결과보고서

  그런 다음 dip switch를 이용 하여 감산이나 가산을 할 수 있다. 또 1111100을 입력 한 후 +1+1하는 실험에서도 정상적으로 작동하는 것을 확인 할 수 있었다.나. ... 주로 마이크로 프로세서 뿐만 아니라 디지털로 꾸밀수 있는 모든 회로들의 주요 콘트롤러 회로를 꾸미는 방법으로 사용되기도 한다. ... FSM는 디지털 논리에서 회로를 꾸미고자 할 때 중요하게 사용되는 방법중의 하나입니다.

  리포트 | 12페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  [A+ 받은]전기전자제4강. 연산증폭기 실습

  다음과 같은 반전 증폭기 회로를 구성하고 출력 파형을 측정 ... 연결인데, Op Amp의 출력 임피던스는 거의 0 이므로, 0 이 된다.③ 전압 이득 (Voltage Gain) : Av = Vout / Vin = 1 + (R2 / R1)-가산기, 감산기 ... oscilloscope 사용법2>함수발생기(Function Generator)의 사용방법3>Function Generator를 oscilloscope와 연결하여 여러 펄스 측정4>반전 증폭기 회로를

  리포트 | 3페이지 | 1,000원 | 등록일 2012.04.22

  다운로드 장바구니
• 

  [3주차] Adder_Subtractor

  알 수 있다.이를 이용하여 모든 B의 입력에 xor회로를 추가하면 M의조건에 따라서 inverting이 자유롭게 가능하다.? ... 4bit full adder에 M의 값을 추가로 입력받아 M의 값에 따라서 가산 혹은 감산을 하는 시스템으로서 구조는 아래와 같다.? ... 또한 이를 이용하여 가산기, 감산기, 혹은 감가산기를 설계한다.?single bit 감가산기를 이해하고 이를 이용하여 multi-bit 감가산기를 설계한다.?

  리포트 | 16페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  OP-AMP

  감산기(1) 그림 9-5의 회로도를 결선하라.(1㏀ , V₁=5V , V₂=3V )(2) 741에 전원을 공급하고, 출력전압을 측정하여라.(3) 그림 9-5에서 R₄의 값을 바꾸어 ... 감산기 감산 증폭기● 특징 : 두 신호 크기의 차를 출력하는 증폭기위 두식을 연립하여를 제거하면이 식에서 알 수 있듯이 두 신호의 차가 출력된다.4. 실험 진행 및 결과1. ... 실험 목적OP-AMP 회로의 기본 동작 원리를 이론적으로 해석하고, 이를 바탕으로 한 기본 회로의 동작을 이해한다.

  리포트 | 9페이지 | 2,000원 | 등록일 2011.03.23

  다운로드 장바구니