"감산 회로" 검색결과 541-560 / 790건

• 

  실험10 연산 증폭기와 파형 발생기

  감산기 회로를 이용한 뺏셈감산기 회로의 파형감산기의 PSPICE 시뮬레이션 결과?토의사항이 회로가 감산기로 동작하는가?감산기로 동작을 하였다.? ... R2=0Ω, R1=무한대이면 입력과 출력이 같아지는 Voltage follower 회로와 같은 동작을 띄게 된다.?실험 10-2 : 가산기와 감산기(1) 가산기? ... 감산기의 비이상성 점검감산기의 비이상성 점검입력신호가 동일할 때의 감산기의 출력의 PSPICE 시뮬레이션 결과?토의사항출력이 정확히 0V가 되는가? 안된다면 그 원인은?

  리포트 | 17페이지 | 2,000원 | 등록일 2009.06.08

  다운로드 장바구니
• 

  [기초실험2]선형증폭기 예비보고서

  실험이론(1)OP-AMPOP-AMP는 Operational Amplifier의 약자로 연산 증폭기라고 합니다.아래 는 연산 증폭기의 회로 기호입니다.초기의 연산 증폭기가 가산, 감산 ... 회로 해석에 있어서 이상적인 OP-AMP를 가정 할 때, 임피던스가 무한대 이므로 I1=I2 이다. ... 출력 전압도 0이다.아래 을 통하여 이상적인 OP-AMP(좌측)와 실제의 OP-AMP(우측)의 차이를 확인 할 수 있습니다.실제적으로 이상적인 OP-AMP의 구현은 불가능 하지만 회로의

  리포트 | 6페이지 | 1,000원 | 등록일 2011.09.20

  다운로드 장바구니
• 

  조합논리회로

  논리식 D와 출력 자리 빌림 B (Borrow)에 대한 논리식 Bo 를 최소항으로 구하면 다음과 같다.그림은 반감산기의 논리회로이다.(4) 전 감산기(Full Subtracter) ... 가산기 와 감산기(1) 반가산기(Half Adder) => 2개의 2진수 A와B를 더하여 그 합의 출력 S(Sum),자리올림 Co (Carry)의 출력을 얻는 논리회로이다.다음 표는 ... (Sum)에 대한 논리식 S와 출력 자리올림(Carry)에 대한 논리식 Co를 최소 항으로 구하면 다음과 같다.(3) 반감산기(Half Subtracter) => 2개의 2진수 A에서

  리포트 | 10페이지 | 1,000원 | 등록일 2009.04.30

  다운로드 장바구니
• 

  쌍극성 스위치, 정밀 반파 정류회로, 진폭 변, 복조회로 설계

  비반전 가산회로그림2와 같이 비반전측의 입력이 하나뿐이면 얻어지는 출력 Vo는() 이면,이 되기 때문에 비반전 입력에서 반전 입력을 감산한 형태로 된다.그러나 그림 3과 같이 둘 이상의 ... 각 부분 설계- 쌍극성 스위치 -(1) 전원공급회로이다.(2) Bridge 차동증폭기 & 반전증폭기 회로이다.(3) MOS SW이다.- 정밀 반파 정류회로 -(1) 전원공급회로이다. ... (2) Bridge 차동증폭기 & 반전증폭기 회로이다.(3) MOS SW이다.(4) AC 입력단이다.- 진폭 변, 복조 회로-(1) 전원공급회로이다.(2) 비반전 가산기회로이다.(3

  리포트 | 14페이지 | 2,500원 | 등록일 2012.11.17

  다운로드 장바구니
• 

  OP-AMP 증폭실험(예비레포트)

  역시 수식으로 표현해보면I=+++= 0⇒= -(++)⇒ V= -R(++)과 같이 나타납니다.4) 감산기감산기 회로는 두 신호의 크기 차를 출력하는 연산 증폭기입니다.수식으로 표현해보면I ... 실험목적op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. ... 가산기①회로도를 결선한다.②741에 전원을 공급하고, 출력전압을 측정한다.③R의 값을 바꾸어 가며 출력전압을 측정하고 이론치로 계산한 값과 측정치로 구한 값을 표에 기록한다.4) 감산기①회로도를

  리포트 | 4페이지 | 1,000원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  연산_증폭기

  출력전압 :연산증폭기의 응용 감산기두 신호의 감산을 위한 감산기 출력전압 :연산증폭기의 응용 비교기두 전압(또는 전류)의 크기를 비교하는 회로. ... 승제산, 미적분, 대수변환 회로 능동 필터로의 응용 능동 저역통과 필터,대역통과 필터 발진회로로의 응용 비안정 멀티바이브레터,정현파발진회로 실생활의 활용 TV, 라디오, 컴퓨터, ... 아날로그 전자회로에서 널리 쓰이고 있는 OP AMP는 Operational Amplifier의 약자로 연산증폭기라 한다.

  리포트 | 13페이지 | 2,000원 | 등록일 2009.05.13

  다운로드 장바구니
• 

  논리회로

  99진 계수기의 회로와 기판도

  리포트 | 2페이지 | 1,500원 | 등록일 2010.06.21

  다운로드 장바구니
• 

  야구피칭게임, 야구스코어보드

  한 학기동안 기본 논리 소자를 기반으로 가산기 , 감산기 , 디코더 , 인코더 , 반전기 , 플립플롭 등을 배워왔다 . ... 만들어 Base 표현 회로 동작Score 동기식 10 진카운터를 이용해 7447 에 입력하여 7 세그먼트로 Score 표현 회로 동작전체 완성회로 Strike 의 출력값을 모두 NAND ... 개 , (R) 2 개Strike Out 동작 회로 S O 동작Ball 동작 회로 B 동작Base 111 → 111 이 되는 상태를 표현하기 위해 D 플립플롭을 이용하여 순환시프트레지스터를

  리포트 | 9페이지 | 5,000원 | 등록일 2010.07.01 | 수정일 2020.07.22

  다운로드 장바구니
• 

  감산기 결과보고서

  1.1.1 반감산기(half-subtracter ; H.S)한 자리인 2진수를 뺄셈하여 차 (difference)와 빌림수(borrow)를 구하는 회로한 자리의 2진수를 뺄셈하는 형태를 ... (full-subtracter ; F.S)두 자리 이상의 2진수를 계산할 수 있는 회로입력 변수를 피감수는 x, 감수는 y, 아랫자리에서의 빌림수를 z라 하고, 출력은 차 D와 현재 ... ; H.S)1.2.2 전감산기(full subtracter ; F.S)1.3 감산기의 동작원리 (진리표)1.3.1 반감산기(half-subtracter ; H.S)1.3.2 전감산기

  리포트 | 17페이지 | 1,500원 | 등록일 2009.05.03

  다운로드 장바구니
• 

  반가산기와 반감산기

  0이다 -자리올림수 C는 X와 Y가 모두 1인 경우에만 1이되고 나머지 는 모두 0이다 반감산기-반감산기는 1자리 2진수의 감산을 행하는 회로로 그 감산 방법은 2진수의 감산 원리에 ... 반가산기-가산기의 기본이 되는것으로 2개의 2진수 입력 X, Y를 더한 합 S와 자리올림수 C의 2개의 출력을 얻는회로이다-합 S는 X나 Y중 하나 만 1인 경우에 1이되고 나머지는

  리포트 | 26페이지 | 1,500원 | 등록일 2008.12.11

  다운로드 장바구니
• 

  감산기예비보고서

  1.1.1 반감산기(half-subtracter ; H.S)한 자리인 2진수를 뺄셈하여 차 (difference)와 빌림수(borrow)를 구하는 회로한 자리의 2진수를 뺄셈하는 형태를 ... (full-subtracter ; F.S)두 자리 이상의 2진수를 계산할 수 있는 회로입력 변수를 피감수는 x, 감수는 y, 아랫자리에서의 빌림수를 z라 하고, 출력은 차 D와 현재 ... ; H.S)1.2.2 전감산기(full subtracter ; F.S)1.3 감산기의 동작원리 (진리표)1.3.1 반감산기(half-subtracter ; H.S)1.3.2 전감산기

  리포트 | 23페이지 | 1,000원 | 등록일 2009.05.03

  다운로드 장바구니
• 

  실험보고서_오실로스코프 파형 측정

  : CH1에서 CH2를 감산한 파형 표시◎실험 2 디지털 오실로스코프를 이용한 전압과 파형 측정○실험목적디지털 오실로스코프를 이용해 직류와 교류의 전압과 파형을 측정하는 법을 배운다 ... 성분으로부터 트리거AC : 신호의 직류분을 제거하고 교류 성분만으로 트리거TVNTSC 및 PAL 대응 TV 신호의 트리거 방식ADD가산모드 : CH1과 CH2 신호를 가산하여 표시INV감산모드 ... 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.? 녹색 LED 디스플레이 : 내, 외부 신호의 주파수 지시?

  리포트 | 16페이지 | 2,000원 | 등록일 2011.04.20

  다운로드 장바구니
• 

  1. Op-Amp의 특성 실험 결과 보고서

  입력 전압 Vi와 출력전압 Vo의 실효값을 측정하여라.- 실험 관계식을 이용하여 공통 성분 이득 Acm을 계산하라.- 감산 증폭기 회로라고도 불리는 이 증폭기 회로는 시험관계식을 이용하여차동성분이득 ... 실험 내용 :1) 공통성분 제거비 측정- 회로를 구성하라. ... Ad 및 CMPR을 계산하라2) 폐쇄 루프 응답- 회로를 구성하라.

  리포트 | 5페이지 | 3,000원 | 등록일 2011.01.28

  다운로드 장바구니
• 

  아주대학교 기초전기전자실험 과목-실험 10. 연산 증폭기와 파형 발생기

  이는 회로가 불안정함을 의미한다.10.2.2 가산 증폭기(summing amplifier)와 감산 증폭기(difference amplifier)- 반전 증폭기와 비반전 증폭기의 회로를 ... 중첩시켜 더하거나 빼주어 가산, 감산 증폭기를 만들 수 있다. ... (2) 반전 증폭기, 비반전 증폭기, 미분기, 적분기, 덧셈기, 뺼셈기 등 연산 증폭기를 이용한 연산 회로의 동작 특성을 알고 연산 증폭기 회로 설계를 할 수 있다.(3) 파형 발생기

  리포트 | 2페이지 | 1,000원 | 등록일 2010.02.19

  다운로드 장바구니
• 

  해독기와 부호기

  (예제)①②③④⑤●해독기부호기감산기가산기비교기다음은 해독기에 대한 설명이다. 올바르게 설명한 것을 모두 고르면? ... (예제)①②③④⑤●해독기부호기감산기가산기비교기다음 중 2x1의 부호기는?(예제)①②③④⑤●다음 중 8x3 부호기의 입력 수와 출력 수는 몇 개인가? ... 디지털 논리 회로 1학년 2학기 4. 조합 논리 회로 4.

  리포트 | 21페이지 | 1,500원 | 등록일 2010.11.20

  다운로드 장바구니
• 

  ALU구조와기능이해,MyCAD 를 이용하여 4비트 ALU를 설계하고 시뮬레이션(예비보고서)

  또한 산술 연산회로는 selector와 Cin에 따라 가산, 감산, 증가, 감소 기능을 할 수 있는데 S1, S0가 00일때는 가산기능을 수행 하고, 01일땐 감산, S1, S0가 ... 산술 연산은 가산, 감산, 증가, 감소 등의 4가지 기능을 수행한다.선택 단자입 력출 력동 작S1S0CinYD = A + Y +Cin000BD = A + BAdd001BD = A + ... BXOR11E =보수2) 논리 연산회로 시뮬레이션본 실험에서는 논리 연산회로의 동작 확인을 위하여 논리 연산회로 시뮬레이션을 한다. 시뮬레이션은 MyCAD을 이용하여 수행한다.

  리포트 | 5페이지 | 5,200원 | 등록일 2009.03.11 | 수정일 2018.07.08

  다운로드 장바구니
• 

  컴퓨터구조 주관식문제 2장

  반감산기의 차(D)와 빌림 수(B)를 구하기 위한 진리표와 논리회로를 작성하시오.XYBD00000111100111005. ... 조합 논리회로의 특성을 간단히 설명하시오.조합 논리회로는 임의의 시점에서의 출력 값이 그 시점의 입력 값에 의해서만 결정되는 논리회로이며, 내부 기억 능력 즉, 메모리를 갖지 않는다 ... 반가산기의 합과 캐리를 위한 진리표와 논리회로를 작성하시오.XYSC*************1013.

  리포트 | 3페이지 | 1,000원 | 등록일 2010.01.08

  다운로드 장바구니
• 

  TR 비안정 멀티바이브레이터 최종보고서

  제 안 서 < 4자리 가감산기 / 8421가산기 설계 > 2 조최종보고서Ⅰ. 목표설정1. 실험명트랜지스터 비안정 멀티 바이브레이터2. ... 회로도 및 시뮬레이션 파형2. 규격 ( DataSheet )Ⅳ. 구현 및 제작1. 완성된 회로도경제성 - 저항 4개, 커패시터 2개, LED 2개, 트랜지스터 2개를 사용하였다. ... 회로의 동작CH1CH2- 오실로스코프 파형에서 위의 것이 채널 1이고 밑의 것이 채널 2이다.- 회로에서 오른쪽 TR에 채널 1을 사용했고, 왼쪽 TR에 채널 2를 사용했다.- CH1과

  리포트 | 9페이지 | 2,000원 | 등록일 2010.09.19 | 수정일 2020.12.14

  다운로드 장바구니
• 

  MUX의 회로를 NOT, NAND 게이트로 구성된 회로(결과보고서)

  ※전 감산기 회로도※진리표ABBiDBo0000000111010110110110010101001100011111위에 진리표와 실험 4의 진리표를 비교해보면 D값은 실험 4의 Sn값과 ... 실험이었던 것 같다.⇒ 9장 실험은 MUX를 익히고 그것을 이용하여 가산기와 감산기로 사용하는 것을 알아보는 실험이었다. ... 동작하는 회로를 구성하시오.

  리포트 | 7페이지 | 3,000원 | 등록일 2009.03.11 | 수정일 2018.07.08

  다운로드 장바구니
• 

  MOSFET 비안정멀티바이브레이터 및 시뮬레이션

  제 안 서 < 4자리 가감산기 / 8421가산기 설계 > 2 조Ⅰ. 목표설정1. 실험명MOSFET 비안정 멀티 바이브레이터2. ... 설계순서① 2SJ11의 동작원리를 설명② 비안정 멀티바이브레이터의 기본 회로 구성③ 동작 및 파형 관찰2. ... 이것을 막으려면 다음 회로와 같이 출력전압을 뽑아내는 쪽의 콜렉터에는 에미터 플로워를 다른 쪽 베이스에 결합한다.

  리포트 | 4페이지 | 2,000원 | 등록일 2010.05.29 | 수정일 2020.06.29

  다운로드 장바구니