"베릴로그 자판기" 검색결과 1-19 / 19건

• 

  자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

  )이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 testbench 코드 파일도 첨부되어 있습니다. ... 가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx

  리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

  다운로드 장바구니
• 

  FSM의 개념을 이용한 베릴로그 자판기 설계

  1. INPUTCLK : clocknRESET : 상태 s0 으로 초기화[1:0]Coin : 동전 / parameter [1:0] Coin0 = 2'b00 : 0원 Co..

  리포트 | 20페이지 | 3,000원 | 등록일 2013.09.05

  다운로드 장바구니
• 

  베릴로그 자판기설계, Vendingmachine Verilog (코드,타이밍밴치,ppt)

  설계내용 Vending Machine입력 부분 자판기 회로 초기상태 (S0) 선택 ( 1BIT , reset) : X3= 안 누르면 0, 누르면 1. ... 설계목표 Vending Machine설계사양 지정 자판기에 투입되는 동전은 500 원 , 1000 원 2 가지로 가능합니다 . 최대 합산할 수 있는 돈은 2000 원입니다 . ... 자판기 판매 물품 생수 - 500 원 , 에너지드링크 - 1000 원 , 과일주스 -1500 음료수를 선택하면 선택한 음료수가 나오고 그 가격만큼 차감 되고 , 동전 반환 버튼을 눌렀을

  리포트 | 24페이지 | 1,500원 | 등록일 2014.06.13

  다운로드 장바구니
• 

  베릴로그 자판기 설계 프로젝트

  있는 돈의 100단위 값을 7segment 로 표시a10,b10~~g10현재 자판기에 있는 돈의 1000단위 값을 7segment 로 표시INNER PORTadd1register100을 ... 배출actrefund1100원 짜리 반환actrefund5500원 짜리 반환S_Out14bit 짜리 멀티비트로 7segment 2개와 이어지며, 현재 금액을 표시한다.a1,b1~~g1현재 자판기에

  리포트 | 42페이지 | 3,000원 | 등록일 2009.08.09

  다운로드 장바구니
• 

  베릴로그 카운터 및 FSM을 이용한 프로젝트 ( 콜라 자판기 )

  1. 서론입력은 2비트 2진수로 정의한다.입력은 총 세 가지 경우가 있다. X0 = 2`b00 (동전을 넣지 않음) X5 = 2`b01 (50센트 투입) X10 = 2`b10 (1달러 투입) 출력은 1비트 2진수로 정의..

  리포트 | 3페이지 | 5,000원 | 등록일 2007.09.13

  다운로드 장바구니
• 

  베릴로그를 이용한 FSM(Finite State Machine) 및 자판기 설계

  논리회로실험FSM(Finite State Machine)및 자판기 제어기 설계1. ... 결과 토의 사항1) 초콜렛 자판기 제어기를 최적화하여 구현하시오.우선 State Reduction을 시도해보았으나 아쉽게도 중복되는 State가 없어서 Reduction이 되지 않았다 ... 하지만 이 과정을 거치게 되면 State의 의미가 잘 이해되지 않아서 바꿔보지는 않았다.2) 200원이 자판기에 넣어졌을 때 돈을 되돌려 받을 수 있도록 설계하시오.

  리포트 | 14페이지 | 3,000원 | 등록일 2005.03.30

  다운로드 장바구니
• 

  verilog 베릴로그 booth multiplier와 CLA로 구현한 자판기 (보고서,발표자료 포함)DE2-70보드 다운가능 v file 포함

  이에 같은 기능이지만 다른 구조를 갖는 adder, multiplier를 구현 후 비교해보고 나아가 이들을 이용한 실용적인 작품을 만들고자 자판기를 선택하게 되었습니다.(3) 구현내용 ... 프로젝트 소개 (1) 프로젝트 목표 수업시간을 통해 배운 카운터, 가산기, 감산기, Multiplier,와 Sequential 로직을 통합적으로 이용하여 verilog ... 개수를 선택하는 switch는 기본값을 1로 하여 1개의 상품을 선택할 때에도 개수를 넣어주는 번거로움을 없앴습니다.12bit 가산기carry Look ahead 12bit 감산기carry

  리포트 | 21페이지 | 4,000원 | 등록일 2008.12.29

  다운로드 장바구니
• 

  Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)

  요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이며, item 종류에 따른 가격은 임의로 정한다.자판기내의 item의 재고는 무한하다.자판기내의 거스름돈은 ... (실제 자판기를 떠올리도록 한다).자판기내에서 item의 재고의 개념을 도입한다. (재고가 없으면 해당 item을 판매하지 않는다.)자판기내에 있는 돈의 상태를 관리한다. ... (자판기 내에 있는 돈의 종류와 수 저장, 거스름돈 없음 표시)test bench 작성시 최대한 실제로 자판기를 사용하는 예를 고려하여 구현해야 하며, use-case에서 제시한 모든

  리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

  다운로드 장바구니
• 

  Verilog HDL 언어를 이용한 음료수 자판기 설계

  0] Money; //배출할 돈의 양reg[4:0] state;//현재상태reg[4:0]next_state;//다음상태..FILE:ppt/slides/slide6.xml4.설계내용자판기 ... ^^by Clock조원 일동..FILE:ppt/slides/slide28.xml7.팀원 역할 분담프로젝트 총괄 및파워포인트 작성자판기 상태 설계 및 도면 작성HDL코드와Simulation을 ... 저는HDL코드로 구현하는 작업을 담당하였습니다.평소에C언어에 관해서는 자신감이 있고 잘 하는 분야라 비슷한분야인HDL코딩을 맡았습니다.처음 작성시,무에서 유를 창조하는 느낌이였지만도서관의 자판기

  리포트 | 29페이지 | 3,200원 | 등록일 2010.12.29

  다운로드 장바구니
• 

  [Flowrian] 커피 자판기 회로의 Verilog 설계 및 시뮬레이션 검증

  커피 자판기 회로는 10개의 모듈로 구성된다.- 12 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 입력 12 비트 멀티플렉서 : RT 수준 Verilog ... 제어 유한상태머신 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 최상위 자판기 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 ... 설계 및 시뮬레이션 검증- 커피 제조 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증- 커피 제조 제어 유한상태머신 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 자판기

  리포트 | 56페이지 | 2,000원 | 등록일 2011.09.24

  다운로드 장바구니
• 

  자판기(자동판매기) verilog

  디지털회로설계 및 언어 결과보고서Vending Machine목차1연구배경1.1 자판기 사전적 의미............................................... ... ........................................31.2 자판기 종류별 구조적 설명.......................................... ... ...................................42설계목표2.1 자판기 설계 목표...............................................

  리포트 | 26페이지 | 10,000원 | 등록일 2009.12.26 | 수정일 2020.08.28

  다운로드 장바구니
• 

  Verilog HDL (자판기 설계)

  14주차 논리회로설계 ◈ 자판기를 설계하시오.1.

  리포트 | 1페이지 | 3,000원 | 등록일 2010.06.07

  다운로드 장바구니
• 

  vending machine(자판기)

  )입니다.실제 자판기와 유사하게 작동되도록 구현했습니다. ... FSM을 이용하여 설계했습니다.코드를 작성할 때, 그 어떤 인터넷 사이트나 책을 참고하지 않고 처음부터 끝까지 직접 타이핑했습니다.자판기의 특성상, 사용자의 조작에 의해 자판기가 작동되어야 ... 보고서 형식의 한글 파일과 ppt파일 그리고 프로그램 소스가 함께 포함되어있습니다.quartus를 이용하여 verilog HDL code로 작성한 vending machine(자판기

  리포트 | 13페이지 | 3,500원 | 등록일 2014.06.28 | 수정일 2014.07.03

  다운로드 장바구니
• 

  논리회로) 자판기를 제어하는 조합 논리회로설계 (Pro_VSM 시뮬, 진리표, 실험사진)

  실험 제목 : 자판기를 제어하는 조합 논리회로설계2. 실험 목적 : 조합 논리회로를 이용해서 음료수 자판기를 직접 설계한다.3. ... 실험 내용 600원 짜리와 700원 짜리 음료수를 판매하는 자판기이다. 이 자판기는 100원 짜리 동전 7개와 500원 짜리 동전 1개를 각각 입력 받을 수 있다.

  리포트 | 1페이지 | 1,500원 | 등록일 2013.06.09

  다운로드 장바구니
• 

  verilog HDL을 이용한 LED주사위 설계 피피티 (자판기 or 신호등)

  주사위 (DICE) 설계Co n tents 설계 계획 PLD/LED 를 이용한 주사위 구성 회로 구현 및 회로의 동작 검증 Ask Me Anything 질의 응답 설계 결과 팀 역할분담 설계 방법 Contents 설계 분담 주제선정동기팀 역 할 분담 설계 분담 Xili..

  리포트 | 14페이지 | 1,500원 | 등록일 2013.07.16

  다운로드 장바구니
• 

  [verilog]Mealy FSM 및 Moore FSM 설계

  reg [2:0] state, next;//State Register (상태 레지스터 블록) always @(posedge clk or posedge start) begin if(start==1) state

  리포트 | 7페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

  다운로드 장바구니
• 

  디지털논리 VerilogHDL Project 결과보고서

  1. clk카운트module clock_sec(clk, rst, real_A, enable_10sec); input clk, rst; output [16:0] real_A; output enable_10sec; reg [16:0] real_A; reg enabl..

  리포트 | 10페이지 | 3,000원 | 등록일 2010.06.29

  다운로드 장바구니
• 

  [verilog]8비트 가감산기 설계

  5. 회로를 요구사항에 맞춰서 설계하기①모드 설정을 위해서 위와 같은 방법을 사용하여 설계하였습니다.②OverFlow는 MSB가 다른 경우에는 발생하지 않으며 MSB가 다른 경우 중 캐리 아웃과 그 전 캐리 값이 다른 경우에 발생하게 됩니다.따라서 assign over..

  리포트 | 5페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

  다운로드 장바구니
• 

  [프로세서 설계] 신호등 설계 verilog HDL 을 이용하 설계

  Processor design - Design through Verilog HDL (traffic control system )- 과목 : 프로세서 설계 담당교 수 : 이용환 교수님 학과 : 전자공학 조원 고영훈 - 32051948 박동구 - 32052024 권오건 -..

  리포트 | 33페이지 | 3,000원 | 등록일 2009.12.22

  다운로드 장바구니