"verilog 자판기" 검색결과 1-20 / 57건

• 

  자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

  가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx ... )이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 testbench 코드 파일도 첨부되어 있습니다.

  리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

  다운로드 장바구니
• 

  verilog이용한 자판기설계 코드

  verilog를 이용하여 구조적 vending machine 설계입력부 중간부 출력부로 구성되어 있으며 각 구조마다 test bench로 module별 test하나의 완전한 구조로

  리포트 | 2,000원 | 등록일 2015.11.26 | 수정일 2015.12.04

  다운로드 장바구니
• 

  Verilog HDL (자판기 설계)

  14주차 논리회로설계 ◈ 자판기를 설계하시오.1.

  리포트 | 1페이지 | 3,000원 | 등록일 2010.06.07

  다운로드 장바구니
• 

  자판기(자동판매기) verilog

  ...................163.6 자판기 회로 Verilog HDL 코드.............................................0000011000S ... 회로 회도로(블록도)3.6 자판기 회로 Verilog HDL 코드module Vending_Machine (Clock, Cancel, Selectbit, In, Change, Control ... 디지털회로설계 및 언어 결과보고서Vending Machine목차1연구배경1.1 자판기 사전적 의미...............................................

  리포트 | 26페이지 | 10,000원 | 등록일 2009.12.26 | 수정일 2020.08.28

  다운로드 장바구니
• 

  베릴로그 자판기설계, Vendingmachine Verilog (코드,타이밍밴치,ppt)

  설계내용 Vending Machine입력 부분 자판기 회로 초기상태 (S0) 선택 ( 1BIT , reset) : X3= 안 누르면 0, 누르면 1. ... 설계목표 Vending Machine설계사양 지정 자판기에 투입되는 동전은 500 원 , 1000 원 2 가지로 가능합니다 . 최대 합산할 수 있는 돈은 2000 원입니다 . ... 자판기 판매 물품 생수 - 500 원 , 에너지드링크 - 1000 원 , 과일주스 -1500 음료수를 선택하면 선택한 음료수가 나오고 그 가격만큼 차감 되고 , 동전 반환 버튼을 눌렀을

  리포트 | 24페이지 | 1,500원 | 등록일 2014.06.13

  다운로드 장바구니
• 

  Verilog를 이용한 FSM 초콜렛 자판기

  초콜렛 자판기 FSM 설계module chocolate (coin, chocolate);//모듈의 시작input coin [1:0];output chocolate;//input, output

  리포트 | 2페이지 | 1,000원 | 등록일 2008.12.12

  다운로드 장바구니
• 

  verilog HDL을 이용한 LED주사위 설계 피피티 (자판기 or 신호등)

  또한 간단한 동작원리로 동작하는 주사위 값을 LED 로 표현하는 회로를 Verilog HDL 언어를 이용하여 직접 코딩하고 , Verilog HDL 언어를 조금 더 숙련되게 사용하고자 ... 주사위 설계 프로젝트를 통하여 팀원들 간에 Verilog HDL 언어를 이용한 코딩 기술에 대해서 좋은 정보를 함께 공유해본다 . ... HDL설계결과 Verilog HDLXilix SimulationTHANK Y OU{nameOfApplication=Show}

  리포트 | 14페이지 | 1,500원 | 등록일 2013.07.16

  다운로드 장바구니
• 

  [Flowrian] 커피 자판기 회로의 Verilog 설계 및 시뮬레이션 검증

  커피 자판기 회로는 10개의 모듈로 구성된다.- 12 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 입력 12 비트 멀티플렉서 : RT 수준 Verilog ... 검증- 최상위 자판기 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 설계 및 시뮬레이션 검증- 커피 제조 제어 유한상태머신 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 자판기 제어 유한상태머신 : RT 수준 Verilog 설계 및 시뮬레이션

  리포트 | 56페이지 | 2,000원 | 등록일 2011.09.24

  다운로드 장바구니
• 

  verilog HDL을 이용한 LED주사위 설계 보고서 (자판기 or 신호등)

  또한 간단한 동작원리로 동작하는 주사위 내부의 제어기의 회로를 Verilog HDL 언어를 이용하여 직접 코딩하고, Verilog HDL 언어를 조금 더 숙련되게 사용하고자 한다. ... 또한 설계한 주사위 제어기의 회로가 정상적으로 동작하는지 테스트벤치를 이용하여 확인해볼 것이다. ... 과제 최종보고서과제명Verilog HDL을 이용한 주사위 설계팀번호지도교수공동연구원이 름학 번전화번호“Verilog HDL을 이용한 주사위 설계” 과제에 대한 최종보고서를 첨부와 같이

  리포트 | 7페이지 | 1,500원 | 등록일 2013.07.16

  다운로드 장바구니
• 

  Verilog HDL 언어를 이용한 음료수 자판기 설계

  0] Money; //배출할 돈의 양reg[4:0] state;//현재상태reg[4:0]next_state;//다음상태..FILE:ppt/slides/slide6.xml4.설계내용자판기 ... ^^by Clock조원 일동..FILE:ppt/slides/slide28.xml7.팀원 역할 분담프로젝트 총괄 및파워포인트 작성자판기 상태 설계 및 도면 작성HDL코드와Simulation을 ... 저는HDL코드로 구현하는 작업을 담당하였습니다.평소에C언어에 관해서는 자신감이 있고 잘 하는 분야라 비슷한분야인HDL코딩을 맡았습니다.처음 작성시,무에서 유를 창조하는 느낌이였지만도서관의 자판기

  리포트 | 29페이지 | 3,200원 | 등록일 2010.12.29

  다운로드 장바구니
• 

  Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)

  실험 목표Verilog module을 Register Transfer Level로 구현해 본다.2. 내용자판기를 simulation하는 verilog module을 만들어 본다. ... 요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이며, item 종류에 따른 가격은 임의로 정한다.자판기내의 item의 재고는 무한하다.자판기내의 거스름돈은 ... (실제 자판기를 떠올리도록 한다).자판기내에서 item의 재고의 개념을 도입한다. (재고가 없으면 해당 item을 판매하지 않는다.)자판기내에 있는 돈의 상태를 관리한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

  다운로드 장바구니
• 

  verilog HDL을 이용한 사탕자판기설계(tool자일링스, HBE-COMBO2사용), 소스 설명PPT첨부

  verilog hdl을 이용한 사탕자판기 설계로 hbe-combo2를 이용하여 구현이 가능합니다.소스 및 모듈, 시뮬레이션, 상태도, 사양 등 자세한 설명을 한 ppt가 첨부되어 있습니다

  리포트 | 3,000원 | 등록일 2014.12.16

  다운로드 장바구니
• 

  verilog 베릴로그 booth multiplier와 CLA로 구현한 자판기 (보고서,발표자료 포함)DE2-70보드 다운가능 v file 포함

  프로젝트 소개 (1) 프로젝트 목표 수업시간을 통해 배운 카운터, 가산기, 감산기, Multiplier,와 Sequential 로직을 통합적으로 이용하여 verilog ... 이에 같은 기능이지만 다른 구조를 갖는 adder, multiplier를 구현 후 비교해보고 나아가 이들을 이용한 실용적인 작품을 만들고자 자판기를 선택하게 되었습니다.(3) 구현내용 ... 개수를 선택하는 switch는 기본값을 1로 하여 1개의 상품을 선택할 때에도 개수를 넣어주는 번거로움을 없앴습니다.12bit 가산기carry Look ahead 12bit 감산기carry

  리포트 | 21페이지 | 4,000원 | 등록일 2008.12.29

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 최종 프로젝트 자판기 <vending machine>, PPT포함

  모델과 Flow Chart는 [그림 1] 과 같다.Verilog로 자판기를 구현하기 전에 먼저 State Diagram을 그리고 구현하고자 하는 동작을 확인해 보는 과정을 거쳤다. ... 프로젝트 설명 및 구현 방법 1) 모델, flow Chart, state diagram 자판기 프로젝트는 실제 자판기처럼 동작하게 하였다. ... 실험제목최종 프로젝트 – Vending Machine실험목표① 자판기를 설계한다.② FPGA 보드에 올려 동작을 검증한다.실험결과1.

  리포트 | 9페이지 | 10,000원 | 등록일 2020.01.07 | 수정일 2020.12.09

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

  쉽게 자판기와 알람시계로 예를 들어보면, 자판기는 [입력: 동전 // 출력: 음료, 거스름돈]이므로 조합논리회로에 해당하고 알람시계는 [입력: 시간설정 // 출력: 알람 // 메모리 ... 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 ... 용이하고 동작이 빠름.- Verilog HDL의 +/- 연산자를 이용하여 쉽게 모델링이 가능함.(5) Sequential logic 모델링- always 구문으로만 작성이 가능.-

  리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [A+] 디지털논리회로 VendingMachine

  리포트 | 15페이지 | 4,500원 | 등록일 2021.08.04

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

  I.INTRODUCTION본 보고서는 예비보고서에서 조사한 State machine 정보와 여러 예외사항을 반영하여 작성한 State diagram을 기반으로 설계한 Vending machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Ve..

  리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  Vivado를 이용한 Moore, Mealy FSM 설계 결과레포트

  실험 결과1) Moore machine- verilog 코드- testbench 코드- simulation 결과2) Mealy machine- verilog 코드- testbench ... 실험 고찰이번 실험은 FPGA 보드와 Verilog를 이용하여 Moore machine과 Mealy machine을 설계하고 보드에 업로드해 결과를 확인하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  [지방대/최종합격] 실리콘웍스 아날로그회로설계 자기소개서

  또한 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. ... VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의를 통해 독학했으며, SoC 설계 및 프로그래밍 수업을 수강하며 C언어/Verilog로 Zynq 7000 기반의 두더지 잡기

  자기소개서 | 3페이지 | 4,500원 | 등록일 2023.05.05

  다운로드 장바구니
• 

  [지방대.합격] 삼성전자인턴 메모리사업부 회로설계 최종합격 자기소개서

  또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의로 독학했습니다. ... 이후 SoC 설계 및 프로그래밍 수업을 수강하며 C언어와 Verilog로 Zynq 기반의 두더지 잡기 게임을 설계했습니다.

  자기소개서 | 3페이지 | 5,000원 | 등록일 2023.05.05

  다운로드 장바구니