"연산 결과 출력" 검색결과 241-260 / 6,419건

• 

  [결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

  입력과 출력에 LED를 달아서 ON, OFF를 확인하여 결과를 관찰했다. ... 밑의 수식과 같은 출력의 결과가 나왔음을 실험에서 확인할 수 있었다.1. ... 서론전가산기는 산술연산을 위해서 이진수 덧셈을 위해서 사용되며, 두 개의 한 자릿수 이진수 입력과 하위 자리올림수를 포함하는 방식이다.

  리포트 | 11페이지 | 1,000원 | 등록일 2023.06.23

  다운로드 장바구니
• 

  조합논리회로와 순서논리회로의 종류 및 특징(회로) 조사

  YB = X'YX, Y : 뺄셈의 피연산자D : 차(Difference)Bin : 빌림수 입력(Borrow Input)Bout : 빌림수 출력(Borrow Output)각각의 입력에 ... )각각의 입력에 대한 세로셈의 계산 결과를 진리표로 작성하면 다음과 같습니다D = X'Y + XY' = X? ... 결과적으로 비동기 순서논리회로의 정확한 동적은 입력의 타이밍에 의존하기 때문에 마지막 입력 변화에서 회로가 안정되도록 설계해야 한다.

  리포트 | 8페이지 | 2,000원 | 등록일 2023.06.20

  다운로드 장바구니
• 

  디지털 논리회로 4판 개정 4장 연습 문제 풀이 생능출판, 김종현 최신판 (문제+풀이+회로)

  시그널시그널 결과가 진리표와 일치하는 것을 확인하였다.4.8 아래의 그림 4-33과 같은 회로에서 각 게이트의 출력에 주어진 임시 변수들(a, b, c) 및 두 출력 변수들 (F와 ... , 그결과로부터 XNOR 연산이 짝수 함수라는 것을 증명하라3변수 진리표4변수 진리표XOR의 보수관계이다 ... 또한 그 결과에 대한 회로를 그려서 비교하라4.2 아래의 그림 4-31과 같은 회로에서 출력 F에 대한 부울 함수를 유도하고 간략화 하라.

  시험자료 | 17페이지 | 5,000원 | 등록일 2023.10.12 | 수정일 2023.10.17

  다운로드 장바구니
• 

  전자회로실험 예비보고서1 부궤환 회로 Negative Feedback Amplifier

  -이상적인 연산 증폭기의 경우에는 일반적으로 서로 180도의 위상차를 갖는 두 개의 입력단자와 한 개의 출력단자를 가지며, 그 이득은 상당히 크다. ... 시뮬레이션 결과실험 1)R_R = 10000 [OMEGA],V_out = 1 [ V],A_v = 1R_R = 2000 [OMEGA],V _{out} =5[V],A _{v} =5R _ ... 가깝다.2-1) 반전 연산 증폭기-입력신호가 반전 입력단자(-)에 가해지고 있으며 출력은 증폭기에 부궤환을 제공하기 위해서R_2를 통해서 반전 입력단자(-)에 가해지고 있다.V _

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.04

  다운로드 장바구니
• 

  씨샵 프로그래밍 조건문 예제 및 실습

  [] 문법 이것은 null 값이면 null return 을 시켜줄 때 사용합니다 . 3 항 연산자라고 하는데 불리언 결과에 따라 a or b 를 집어넣음 . ... 조건 연산자 ?. 문법과 ? ... 조건 연산자 ?? 조건 연산자 string str3 = null; string str4 = str3 ?? 없음 ; //null 값 판별을 보다 편하게 할 수 있음 .

  시험자료 | 27페이지 | 2,000원 | 등록일 2021.11.22

  다운로드 장바구니
• 

  [방통대][방송대][인공지능] 몬테카를로 트리 탐색의 개념과 탐색 과정을 구성하는 단계, k-평균 군집화, 신경회로망 및 심층학습(딥러닝), 로젠블랫이 제안한 단층 퍼셉트론의 개념과 한계점, 오차 역전파(BP) 모델의 개념을 설명하고, BP 학습 과정에서 발생하는 경사 소멸 문제, 합성곱 신경망(CNN)의 개념을 간략히 설명하고, CNN을 구성하는 층에 대

  (나) 오차 역전파(BP) 모델의 개념을 설명하고, BP 학습 과정에서 발생하는 경사 소멸 문제에 대하여 설명하라.기계 학습 분야에서 입력으로부터 출력에 이르기까지의 연산 과정에서 ... 만약 허용 오차보다 큰 결과를 같는 학습 벡터가 존재하면 다시 연산을 반복 수행한다.단층 퍼셉트론에수 있다.이렇게 단층 퍼셉트론으로 구현한 기계학습의 경우에 얻을 수 있는 성과는 학습 ... 오차 역전파 모델이 고안되고 이를 활용하여 심층 신경망에서의 기계 학습에서 발생하는 문제가 해결되어 나가고 있다.결과값에 존재하는 오차는 각 가중치를 조정하는 일과 활성함수의 연산에서

  방송통신대 | 8페이지 | 4,900원 | 등록일 2022.06.14

  다운로드 장바구니
• 

  소벨마스크를 이용한 에지검출법

  결과 분석위 출력 1, 2의 결과는 이동과 차분을 이용한 에지 검출법이다. ... 이 특징들은 밑 출력결과를 통해 확인할 수 있다.2. ... 마지막 5번 마스크는 소벨 마스크를 이용하여 행/열 에지 모두를 출력한 결과이다.이 출력결과를 통해 위 이론에서 언급한 소벨 마스크의 특징을 잘 파악할 수 있다.

  리포트 | 9페이지 | 5,000원 | 등록일 2022.05.17

  다운로드 장바구니
• 

  한국방송통신대-2020기말-자료구조

  결과가 나온다.54,52 삽입 과정에서 노드 분리가 일어나며 51은 50과 52 사이에 넣어야 하므로 부모 노드가 분리된다. ... 즉, 입력이 가장 늦게 된 자료가 가장 먼저 출력되는 관계를 표현한다. ... 순서의 관리를 통해 입력이 가장 빨랐던 자료가 가장 먼저 출력되는 관계를 ㅍ현한다.

  방송통신대 | 8페이지 | 5,000원 | 등록일 2021.11.26

  다운로드 장바구니
• 

  충북대 디지털시스템설계 결과보고서2

  실험 내용4-bit 2진수의 곱셈을 일반화하면 다음과 같다.이것을 gate들을 이용해 나타내면 다음과 같다.출력은 8-bit인 p이고, q의 각 자릿수와 4-bit m을 차례대로 연산하여 ... 결과0~100ns에서는 m, q 둘 다 1111이기 때문에, 출력 p는1111 TIMES 1111=11100001이다. 100~200ns에서는 m이 1011이기 때문에 출력 p는1011 ... 그리고 지난주에 설계한 four_bit_full_adder 코드를 불러와 연산들을 실행한다.

  리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 13주차 인하대

  이어지는 연산결과도 진리표대로 정상 출력되고 있다.연두색으로 표현된 부분은 위에서 Adder를 통과하며 출력된 S가 D-FF를 통과하면서 이어지는 CLK의 Positive Edge에출력되는 ... 출력 S는 입력신호들이 D-FF를 지나온 신호로 연산이 되어진 결과이기 때문에 처음 100ns(첫번째 clk cycle)에는 아직 입력이 없다. ... 출력 COUT은 마찬가지로 입력신호들이 D-FF를 지나온 신호로 연산이 되어진 결과이기 때문에 처음 100ns(첫번째 clk cycle)에는 아직 입력이 없다.

  리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디시설, 디지털시스템설계 실습과제 11주차 인하대

  우선 4비트 CLA의 경우 입출력 포트는 모듈과 동일하게 선언했고 추가로 in, output 단자 크기의 2배만큼 test포트를 선언했다. 20ns마다 1비트씩 더하기 1 연산을 진행해주기 ... 연산이 정상적으로 진행된다.이제 각 경우 report를 분석해보자. ... 연산이 정상적으로 진행된다.32비트 CLA의 테스트 벤치를 살펴보자.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  선형 연산 증폭기 회로 예비 레포트

  반전 증폭기는 연산 증폭기 종류의 하나이고 입력파형에 대해서 180도 위상차이가 나는 출력을 갖는 증폭기입니다. ... 가산 증폭기는 아날로그 계산기용 연산 증폭기로서, 출력전압이 복수의 입력전압의 합과 같다는 이론입니다. 입력전압의 가중값은 입력단에서 저항에 의해서 결정됩니다.3. ... 단위 이득 폴로워도 연산 증폭기의 한 종류인데 출력 전압의 일부분만이 입력 신호와 직렬 역극성으로 feedback 되어 있는 전압 폴로워이고 전압이득이 1보다 큰 증폭기입니다.

  리포트 | 2페이지 | 1,000원 | 등록일 2020.04.08

  다운로드 장바구니
• 

  Op-Amp를 이용한 다양한 Amplifier 설계

  시뮬레이션을 행하고결과파형을 출력하시오.) ... 연산 증폭기는 입력 전압 차이보다 100배이상 큰 출력 전압을 생성한다.이와 같은 연산 증폭기는 다양한 종류의 전자회로에서 중요한 구성요소 이다.또한 온도변화, op amp의 불균일한 ... 서론연산증폭기는 두 개의 입력 차 전압과 한 개의 출력을 갖는 DC coupled 이득 전압 증폭기이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.06.18

  다운로드 장바구니
• 

  [평가계획서][평가계획서작성예시] 프로그래밍 평가계획서 예시입니다. 프로그래밍 평가계획서 작성은 매우 까다롭습니다. 따라서 본 예문을 참고하시면 작성하는 데 큰 도움이 될 것입니다.

  C 프로그램에서 변수와 자료형, 입출력 함수, 연산자, 제어문, 배열, 함수, 포인터, 구조체와 공용체, 파일 입출력에 관해 설명할 수 있고, 이들을 활용한 C 프로그램을 작성할 수 ... 함수의 기능을 이해하고, 형식을 지정하여 데이터를 입력하고 출력하는 프로그램을 작성할 수 있다.[12프밍02-03] 연산, 비교, 논리 연산자의 의미를 이해하고, 프로그래밍할 수 ... C언어로 자료형을 구분하여 프로그램을 작성할 수 있고, 여러 연산자를 사용하여 제어문, 배열, 함수 포인터, 구조체 및 공용체, 파일 입출력 등을 포함하는 프로그램을 부분적으로 작성할

  리포트 | 5페이지 | 3,000원 | 등록일 2022.06.11

  다운로드 장바구니
• 

  [학교현장실습] 교수학습자료(수업용 PPT) / 자료와 정보 - 자료와 정보의 표현(디지털 표현, 효율적인 디지털 표현)

  및 연산 처리결과는 다시 10 진수 로 변환하여 출력 진수 표현 : 수의 진법은 밑 (base) 으로 표현 10 진수 : 101010 (2) = ____ (16)1. ... 및 연산 처리결과는 다시 10 진수 로 변환하여 출력 진수 표현 : 수의 진법은 밑 (base) 으로 표현 10 진수 : 0 에서 9 까지의 10 개 숫자를 사용하여 나타낸 수 2 ... 및 연산 처리결과는 다시 10 진수 로 변환하여 출력 진수 표현 : 수의 진법은 밑 (base) 으로 표현 10 진수 : 0 에서 9 까지의 10 개 숫자를 사용하여 나타낸 수 2

  리포트 | 18페이지 | 6,000원 | 등록일 2023.09.08

  다운로드 장바구니
• 

  성균관대학교 문제적해결과 알고리즘 기말자료 - 코딩과 알고리즘 이론을 중심으로

  결과 출력- 이 과정이 진행되면 전체 하나의 문제가 수많은 작은 문제로 구성이 되고, 실제 그 작은 문제 안에서는 아주 간단한 연산만 진행됨.- 작은 문제가 분할 작업 가능할 경우, ... (ex) 입력(input), 임시(temp), 출력(print)3. 데이터 입력4. 연산 → 알고리즘 설계. 설계된 알고리즘에 따라 입·출력을 각각 정의함.5. ... (ex) 입력(input), 임시(temp), 출력(print)2. 초기화 → 변수 선언하지 않으면 문제 발생하는 경우가 있음. 변수를 사용자에게 익숙한 값으로 초기화.

  시험자료 | 48페이지 | 8,000원 | 등록일 2023.05.02

  다운로드 장바구니
• 

  컴퓨터구조 과제11 NAND게이트가 함수적으로 완전한 집합임을 설명하시오

  모든 입력이 참일 때만 (1,1) 거짓을 출력(1)하는 논리 회로이다.NAND 연산 결과입력값반환값*************) 함수적으로 완전한 집합인 NAND 게이트AND, OR, ... 입력을 여러 개의 AND 게이트로 묶은 뒤, 이 출력을 모두 OR로 연결하여 구성하는 방식이다. ... NAND게이트가 함수적으로 완전한 집합임을 구체적으로 밝히시오.1) NAND 게이트NAND 게이트란 Not AND 게이트라는 말로 논리곱의 결과값을 부정한 것이다.

  리포트 | 2페이지 | 1,000원 | 등록일 2021.04.04

  다운로드 장바구니
• 

  FPGA 프로젝트 보고서 (MPU설계) (Digital Systems Design Using Verilog)

  해당 모듈의 출력 operand A와 operand B는 ALU모듈로 전달되어 arithmetic 연산의 입력이 된다.2) ALUALU, 연산 모듈이며 control block의 출력인 ... opcode의 연산 부분과 ram block의 출력 operand A와 operand B를 받아 계산하여 result를 출력으로 내보낸다. ... 해당 출력은 IO block의 입력으로 인가된다. 각 연산은 사용자가 제시한 기준에 따라 설정하였으며 부호 없는 정수연산을 기본으로 하였다.

  리포트 | 37페이지 | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

  다운로드 장바구니
• 

  쉽게 풀어쓴 C언어 Express 개정 3판 5장 Exercise 문제 풀이

  피연산자 2. 결과값 3. 우선 순위 4. ... *%/-+=Ex ) 연산 순서는 y*2 -> /8 -> %2 -> x+ -> -3 -> = 순으로 이뤄진다.11. 다음 프로그램의 출력은? ... ( a : b)Ex) 3번을 제외한 나머지는 문법적으로 불가능하다.07 다음 프로그램의 출력은?

  시험자료 | 3페이지 | 1,500원 | 등록일 2020.09.25 | 수정일 2020.10.07

  다운로드 장바구니
• 

  전자회로실험 텀프로젝트 555타이머 예비 보고서

  결과적으로, 트리거 핀은 출력을 HIGH로 만들고 내부 방전 트랜지스터를 차단 모드로 만든다. ... 그러나 vO의 증가의 일부는 전압 분배기를 통해 연산 증폭기의 반전 입력 단자로 귀환될 것이다. ... 결과적으로, 제1 펄스는 후기 펄스에 비해 더 긴 높은 시간 간격을 갖는다.

  리포트 | 10페이지 | 2,000원 | 등록일 2022.12.06

  다운로드 장바구니