"연산 결과 출력" 검색결과 441-460 / 6,419건

• 

  RF 리모컨

  PAOP-AMP를 이용하여 출력 값을 증폭시킴OP-AMP : LM358 사용■ 시뮬레이션 과정 및 결과● 송신 회로 결과? ... 이론값과 출력 결과를 비교하여 문제점을 파악하였다.■ PROJECT에 필요한 이론1. ... ● 수신 회로 결과● 송신 회로 결과■ 결 론● 결론● PROJECT 후기● 참고 문헌■ 요 약RF 리모컨의 작동 원리를 분석하고, RF 리모컨 송신 및 수신 회로의 저항, 바이어스

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.23 | 수정일 2023.10.10

  다운로드 장바구니
• 

  디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

  이 회로의 최종값은 2C+S가 된다.전가산기는 한자리 수 이진수를 연산하고 하위의 자리올림수 입력을 포함해서 결과값을 출력하는 가산기이다. ... 입력이 피연산자인 A, B 2개와 자리올림수인 Cin으로 3개 존재하는 구조이다. ... 가산기와 감산기 모두 결과값이 잘 나오는 것을 확인할 수 있었고, 출력이 음수가 되는 경우도 제대로 작동하는 것을 볼 수 있었다.멀티플렉서멀티플렉서를 이용한 비교기를 만들어 그 작동을

  리포트 | 10페이지 | 1,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  (컴퓨터의이해) (가) 정보사회에 대하여 설명하라

  제어와 연산장치, 처리된 결과를 출력하는 출력장치, 주기억장치와 보조기억장치를 포함하는 기억장치 등으로 구성됨2) 각각의 장치에 대해서 살펴보면, 먼저 입력장치는 데이터를 처리하기 ... 및 논리연산을 수행하는 산술논리연상장치로 구성됨.4) 출력장치로는 프린터, 모니터, 스피커 등이 있음5) 기억장치는 주기억장치와 주기억장치를 보조하는 보조기억장치로 이루어지고, CPU에서 ... (나) 3차원 영상 정보를 전달할 수 있는 출력 방식을 한 가지 조사하여 설명하라.1.

  방송통신대 | 7페이지 | 2,000원 | 등록일 2022.02.25

  다운로드 장바구니
• 

  A+ 기계공학 기초실험 TTL-Logic 실험 예비레포트 (예비 보고서)

  AND로, AND 연산은 OR로 바꾸고 각 변수를 보수화한다. ... 또한 범용 게이트로는 NAND 게이트, NOR게이트가 존재한다.부울 대수를 사용하면 논리로의 입출력 관계를 대수 형식으로 표시하기가 쉽다는 장점이 있다. ... 과제 1 : 기본 논리 게이트 (Logic Gate - AND / OR / NOT / NAND / NOR / XOR)의 이름과 기호를 작성하고, 각각의 입출력의 개수를 정리하여라.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.10.22

  다운로드 장바구니
• 

  연산 증폭기 특성(2) [A+/고찰사항포함/결과레포트] 전자회로실험,고찰사항

  실험 결과 및 분석 (7) 연산 증폭기의 오프셋을 측정하기 위해 음의 입력 단자를 공통 모드 전압으로 두고, 양의 입력 단자 전압을 공통 모드 전압 부근에서 조정하여 출력 쪽의 전압을 ... 입력파형과 출력파형을 오실로스코프로 확인함으로써 슬루율을 확인하였다. ... - 결론이번 실험을 통해 OP amp의 오프셋을 입력 전압을 변경함에 따른 출력 전압을 관찰함으로써 확인하였고, 슬루율에 대해서는 입력 스텝 전압의 파형을 변화시킴에 따른

  리포트 | 11페이지 | 81,000원 | 등록일 2021.07.06 | 수정일 2024.02.28

  다운로드 장바구니
• 

  실습 10. 7-segment_Decoder 회로 설계

  또, 7-segment의 타입을 구분하여 타입별 특징을 이해할 수 있었고, Decoder 진리표를 작성함과 동시에 Decoder의 입력에 대응하는 출력값의 전압을 측정하여 결과를 확인하였다 ... 실험결과2.1 7-segment 특성 확인주어진 7-segment의 Type을 확인하고 Type의 특징을 알아본다.>> 원하는 다이오드를 점등시키기위해 decoder의 출력핀에 Low ... 흔히 사용하는 예로는 계산기에 있어서 연산회로로부터 나오는 BCD부호를 발광 Diode를 이용한10개의 수치로 나타내는 수치 디스플레이 장치를 들 수 있다.

  리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

  다운로드 장바구니
• 

  전자회로실험 OPAMP 및 NE555를 통한 모기퇴치프로젝트

  적분회로는 입력신호를 적분해서 그 결과를 출력신호로 나타내는 신호이다. vi가 입력으로 들어가면, 출력 vo는 입력 vi의 적분이다.연산증폭기의 성질로부터 +단자와 -단자의 전압은 ... 비교기 출력은 연산 증폭기, 비교기 IC를 이용하여 구성할 수 있고, 비교기 IC는 스위칭이 더 빠르고 잡음에 강하다. ... Vi가 기준전압보다 조금이라도 크거나 작으면 Vo는 +쪽이나 -쪽으로 포화된다.Integrator커패시터와 연산증폭기의 성질을 이용하여 저항, 커패시터, 연산증폭기를 위의 그림처럼

  리포트 | 14페이지 | 2,000원 | 등록일 2021.11.05

  다운로드 장바구니
• 

  한기대 컴퓨터공학입문 중간고사 내용 정리 / 이것만 외우면 A+ / 한국기술교육대학교 /

  시스템을 구성한다.따라서 모든 입출력이 채널을 통하여 수행 => 입출력장치의 상태를 점검할 필요 없이 계속하여 연산을 수행할 수 있다.채널은 종류가 다양해도 입출력을 처리하기 위한 ... 작업을 일정 기간이나 일정량이 될 때까지 기다렸다가 한꺼번에 처리하는 방식 / 장점 – 컴퓨터 시스템을 효율적으로 사용할 수 있다 / 단점 – 작업에 대한 응답시간이 길어서 작업 결과를 ... 다음과 같다.가) 연산 코드입력, 가산, 출력, 자리 이동, 비교, 등 명령을 내리는 부분으로 / n개의 비트로 구성되어 있으며 2^n가지의 명령어를 만들 수 있다 / 따라서 위의

  시험자료 | 10페이지 | 3,000원 | 등록일 2021.02.06

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서

  카운터는 보통 입력 1개와 출력 n개가 있는데, 이를 n비트 카운터라고 칭한다. n비트 카운터는 0부터2 ^{n} -1까지 값을 연산할 수 있다는 것이다. ... Counter는 수를 세는 계수능력을 갖는 논리회로로, pulse를 세어서 수치를 연산한다. ... 그리고 결과가 출력되는 것이 두 번째 사진이다. (1,0) 값에 해당하는 AB` 다이오드에 값이 출력되고 있다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  논리회로실험 예비보고서3

  B와 합 S에 대해 각 조합에 대해 연산을 해본 결과 ... 올림수 C와 합 S에 대해 각 조합에 대해 연산을 해본 결과C=A BULLETB,S=A OPLUSB의 식을 얻을 수 있었고 따라서 아래와 같은 결과를 예상할 수 있다.ABSC**** ... 빌림수 B와 차 D에 대해 각 조합에 대해 연산을 해본 결과B =X prime BULLETY,D=X OPLUSY의 식을 얻을 수 있었고 따라서 아래와 같은 결과를 예상할 수 있다.XYDB0000101101101100

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  [이학전자학실험보고서] amp실험보고서 1

  실험 결과실험 1 반전증폭기 (inverting Amplifier)1. ... 연산 증폭기 (Op-Amp)(그림 4-1)연산 증폭기는 (그림 4-1)과 같은 구조를 가지고 있다. ... 연산 증폭기는 반전, 비 반전 증폭기, 비교기, 가산기, 단전원으로 동작하는 연산증폭기의 역할을 할 수 있다. 이번 실험에서는 반전, 비 반전 증폭기의 역할을 한다.

  리포트 | 16페이지 | 1,500원 | 등록일 2020.08.24

  다운로드 장바구니
• 

  4주차_28장_예비보고서_연산증폭기특성

  PSpice 해석을 통하여 uA741 연산 증폭기의 슬루율과 CMR을 구한다.3. 이들 PSpice해석 결과를 실험결과와 비교한다.4. ... 우리가 구한 데이터들 출판된 값, 즉 데이터시트 상의 값과 비교한다.실험에 필요한 이론적 배경슬루율(slew rate)- 연산증폭기에 계단입력이 인가되었을 때 시간에 따른 출력전압의 ... CMRR이 클수록 좋은 성능을 의미한다.실험 회로도 및 시뮬레이션 결과1. 슬루율 결정a. 그림 28-1의 회로를 결선하라.b.

  리포트 | 7페이지 | 4,000원 | 등록일 2023.11.30

  다운로드 장바구니
• 

  충북대 기초회로실험 반가산기 및 전가산기 예비

  그러므로 디지털 회로에서는 모든 연산동작이 2진수를 사용하도록 구성되어 진다. ... 게이트와 같은 출력을 나타내고 있다. ... 반가산기 및 전가산기(예비보고서)실험 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.이론(1) 2진 연산(Binary Arithmetic

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

  [실습 1] 4-bit up counter의 출력 값을 single FND에 표시하시오.Source codeTestbenchPIN testbench 시뮬레이션 결과b. ... [실습 6] 4-bit up-down counter의 출력 값을 FND Array에 표시하시오.Source codeTestbenchPin testbench 시뮬레이션 결과4. ... 그러나 쓰이지 않고 버려지는 패턴이 많고 연산을 위해서 더 많은 처리와 회로가 필요하다는 단점이 있다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [건국대학교 컴퓨터프로그래밍2 A+][2024 Ver] 과제6

  한다.std::cin을 이용하여 입력값을 차레대로 변수 a, op, b에 저장한다.switch문을 이용하여 op값에 따라 변수 a, b를 연산 후 break를 이용하여 switch문을 ... 출력하고 break를 이용해 switch문을 나간다.4번 (실습문제 14번)①코드② 결과③ 설명char변수 100개를 원소로 가지는 배열 menu를 선언한다. int형 변수 num ... 나간다.std::cout을 이용하여 변수 a, op, b를 출력한다.6번 (실습문제 16번)① 코드② 결과③ 설명char원소를 10000개 가지는 배열 str을 선언한다. int원소를

  리포트 | 9페이지 | 2,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  전자회로실험 결과보고서1

  실험 결과 분석이번 실험은 반전 연산증폭기와 비반전 연산증폭기의 사용을 익히고 부궤환 루프의 영향을 실험을 통해 알아보았다. ... 실험 결과1) 반전 연산 증폭기R_R =10000R_R =5100) 실험 결과 값R_FR_RV_P-PGainV_out /V_{i`n}(실험 결과 값)GainV_out /V_{i`n} ... 작아 출력이 입력보다 더 작아지는 것을 실험을 통해 확인하였다.

  리포트 | 10페이지 | 1,000원 | 등록일 2020.06.09

  다운로드 장바구니
• 

  방통대 2021년 1학기 C프로그래밍 기말과제

  다음 프로그램의 출력결과로 올바른 것은? ... ④ C정답해설(var + 2)의 식에서 숫자형 자료형에 사용되는 +연산자에 의해 var은 ASCII값인 65로 변환되어 정수 2와 +연산이 처리된다. ... 또한 %c는 문자를 출력하는 형식이므로 var의 원래 할당값인 문자 A가 그대로 출력된다.4. 위에서 ㉡의 결과로 올바른 것은?

  방송통신대 | 11페이지 | 15,000원 | 등록일 2021.05.24 | 수정일 2021.05.26

  다운로드 장바구니
• 

  시스템분석설계 ) 컴퓨터 시스템의 종류 4가지를 열거하고 각 컴퓨터 시스템의 구체적인 내용을 상세히 나열해 주세요

  때문에 오프라인 연산 (처리속도가 느린 작업 등은 속도가 빠른 자기 테이프로 대체함), 스풀링 (디스크를 매우 큰 버퍼처럼 사용, 입출력 장치의 효율을 향상시키는 기법), 버퍼링 ( ... 하나의 일을 여러 시스템이 처리하게 됨으로서 신뢰도, 사용 가능도, 연산 속도 등이 향상되며 데이터의 결합이 허용됩니다. ... Batch processing system)일괄 처리 시스템이란 특정 시간 동안 모여진 자료를 컴퓨터의 입력 자료로 만든 다음 특정 시점에 모여진 모든 자료를 일괄 입력하여 실행하여 결과를

  리포트 | 7페이지 | 5,000원 | 등록일 2023.01.06

  다운로드 장바구니
• 

  전자회로실험 예비보고서6 삼각파 발생회로 Triangle Wave Generator

  시뮬레이션 결과실험 1) 삼각파 발생회로 ... 실험 이론1) 함수파 발생회로-오른쪽 그림에서 연산증폭기 A1은 슈미트회로, A2는 적분회로이다. ... 실험 목적-연산증폭기를 이용한 비교기, 적분기의 동작을 기초로 한 구형파 및 삼각파 발생 회로의 동작을 이해할 수 있다.2.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.04

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

  예상 결과① 비트연산자② Gate_Primitive③ Behavioral modeling1. ... 하지만 문법을 이해하고 잘 숙지한다면 0과 1을 출력하는 실혐이기 때문에 오차없이 실험결과를 얻을 수 있으리라 예상한다.6. ... (입력: button SW, 출력 : LED)(1) Verilog HDL와 simulation비트연산자를 통한 and(2) 자세한 실험 방법1) new project를 만든다.

  리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니