"연산 결과 출력" 검색결과 321-340 / 6,419건

• 

  실습 9. 4-bit Adder 회로 설계 예비보고서

  구조로, 두 입력값을 더하여 자리 올림 수(carry)와 덧셈 결과(sum)를 출력이에 따라 식을 세우면 c=xy, s=x'y+xy'=x? ... 순차 회로(또는 순차 논리 회로): 순차 회로는 이전 입력값의 영향을 받아 출력값이 결정된다는 점에서 차이- 기억소자반가산기는 가장 기본적인 덧셈 연산을 하는 장치입니다. 2입력 2출력 ... XOR가 덧셈 연산과 같은 역할반가산기의 이름에 '반'이 들어간 이유는 반가산기 2개로 전가산기를 만들 수 있기 때문이다.

  리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  가감산기 8bit addsub8 설계 베릴로그

  연산결과가 -128~+127 범위를 벗어난 경우 overflow를 1출력함으로써 overflow여부를 알 수 있게함.테스트밴치 소스코드//------------------------ ... 따라서 B0~B7 wire변수의 역할은 input B[0]~B[7]와 mode값과 XOR연산된 overflow변수에 저장하면 소스코드 완성.시뮬레이션 결과 파형 분석 :0~10ns ... b10101001; B=8'b10001100; mode=0;#10 A=8'b00111111; B=8'b01111011; mode=0;endendmodule테스트밴치 소스코드 설명정상적인 출력결과

  리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

  다운로드 장바구니
• 

  연산증폭기 응용회로 결과레포트

  실험결과&측정값■ 미분기 회로1. ... 100Hz3.18VX3.14V150Hz5.1VX4.71V200Hz6.7VX6.28V500Hz9.3V015.7V1kHz9.9V031.4V< 중 략 >실험고찰본 실험에서는 여러 가지 연산증폭기 ... 정현파(진폭1V, 주파수 100Hz)출력파형 크기(측정값)3.18출력 파형 크기(이론값)3.14입출력파형 위상차92°2.입력 주파수출력파형 크기(측정값)출력파형 포화 여부출력파형 크기

  리포트 | 5페이지 | 1,500원 | 등록일 2021.12.18

  다운로드 장바구니
• 

  아주대학교 전자회로실험/전회실/ 실험1 부궤환회로 결과보고서

  출력 결과를 분석하여 연산증폭기의 이득에 영향을 미치는 부궤롼 루프의 영향을 이해하는 것으로 추후 연관 과목과 설계에 대한 직관적인 시각을 다질 수 있다.2. ... 기본적으로 연산증폭기는 이득을 통해 출력을 증폭시키므로 광범위하게 사용된다. 이는 가감산, 적분, 상수곱하기 등의 연산 기능을 수행할 수 있다는 뜻이기도 하다. ... 1번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 1. 부궤환 회로1. 실험 목적본 실험에서는 부궤환 연산증폭기를 다룬다.

  리포트 | 14페이지 | 1,000원 | 등록일 2021.08.16

  다운로드 장바구니
• 

  인하대 기초실험 opamp 미분적분기회로

  결 과 보 고 서학 과학 년학 번조성 명실험 제목OP_AMP 미적분회로실험결과미분기회로:-삼각파 Vpp=1V , 주파수는 400Hz일 때 입출력 파형-입력주파수를 17KHz (미분기가 ... 이러한 이론을 바탕으로 계산값과 실제값의 차이를 이해하려 해보면, 역시나 실제의 연산증폭기는 이상적인 연산증폭기가 아니므로 이득이 무한대가 아닌점, 또 실제 연산 증폭기의 입력쪽에 ... 게다가 왜 실험 구성도 하필 10Hz에서 4KHz로 구성해놓았는지도 뒤늦게 알 수 있었다,아무튼 이것에 대해 조사해본 결과 왜 특정 주파수를 기점으로 미분적분기와 반전증폭기로 구분되는

  리포트 | 3페이지 | 3,000원 | 등록일 2020.07.07

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 전자회로실험 결과보고서4

  출력이 점점 발진됐기 때문에 위와 같은 사각형 꼴의 결과가 나온다. ... 실험에서 연산증폭기에 ±15V를 가해주기 때문에 연산증폭기의 출력이 가질 수 있는 최대값 VSA0} = {1} over {2R _{1} C _{1}} = {1} over {2 TIMES ... 이는 연산증폭기의 (+)입력단자와 (-)입력단자의 차이가 증폭기의 출력으로 나오고 이 출력이 다시 피드백 되어 (+)입력단자에 들어감에 따라 다시 발진이 되는 것이기 때문이다.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  예비보고서(7 가산기)

  이와 같은 동작은 4차례 반복 수행하면 시프트 레지스터에는 곱셈 결과가 기록될 것이다.(8) 논리연산장치 (ALU)논리연산장치는 가산, 감산을 비롯한 여러 가지의 연산을 할 수 있는 ... 이 때에는 첫 두 입력의 가산 결과가 다시 어큐뮬레이터에 저장되므로 연속적인 가산을 할 수 있게 된다. ... B 연산을 수행하며, 두 번째 XOR 게이트는 첫 번째 XOR 게이트의 출력과 캐리 입력을 XOR한다.▲ 그림 4 전가산기 논리전가산기의 캐리 출력이 1이 되는 경우는 첫 번째 XOR

  리포트 | 9페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  컴퓨터의이해 ) 메타버스가 이용되는 사례를 하나만 선택하여 설명하라. 슈퍼컴퓨터에 대하여 설명하라. 반도체 기억장치의 발달과정에 대하여 설명하라.

  (가) 슈퍼컴퓨터에 대하여 설명하라.① 정의초고속으로 과학기술 계산을 처리하는 벡터 연산 기구를 갖춘 컴퓨터로, 1초에 가능한 부동소수점 연산 횟수를 나타내는 연산속도 단위인 플롭 ... 전 세계의 슈퍼컴퓨터는 세계 슈퍼컴퓨터 순위 사이트인 TOP500 Supercomputer에서 순위가 연 2회 성능을 기준으로 메겨지는데 순위가 메겨진 결과에 없는 슈퍼컴퓨터는 슈퍼컴퓨터로 ... 착용하면 보이는 모니터를 통해 증강현실(VR)로 들어가도록 하는 입출력 장치이며 최근에는 FMD라고도 부른다.

  방송통신대 | 7페이지 | 5,000원 | 등록일 2023.08.24

  다운로드 장바구니
• 

  아주대 기계공학기초실험 랩뷰 프로그래밍 1 결과보고서

  결과를 아날로그 출력신호로 변환해 구동기에 전달해야 한다.2) 마이크로컴퓨터와 Labview 프로그램마이크로컴퓨터는 연산을 수행하는 CPU, 영구적 또는 일시적으로 신호를 저장하는 ... 컴퓨터는 디지털 신호만 연산할 수 있으므로 아날로그 입력신호를 디지털로 변환하여 연산한 다음 다시 아날로그 출력신호로 변환하여야 한다. ... 실험 결과 난수 생성 프로그래밍그림 3. 예제 1 블록 다이어그램그림 4.

  리포트 | 10페이지 | 2,500원 | 등록일 2022.05.20

  다운로드 장바구니
• 

  아주대학교 전자회로실험 실험3 적분회로 예비보고서

  Pspice로 시뮬레이션 해본결과 70.4840mV -66.86997mV가 출력 되었고 출력 파형의V _{p-p} =137.28837mV가 나왔다.오차는 약 0.00837mV이다위의 ... 실험 순서에 따른 simulation 결과실험1) 미분기(1) 아래 그림의 회로를 연결하라.(2) 입력 삼각파의V _{P-P}전압을 1V, 주파수를 400Hz로 고정하고 출력을 측정하여 ... 또한 연산 증폭기의 반전 단자로 흐르는 전류는 0이므로, 캐패시터 C에 흐르는 전류i _{C}는 저항R _{F}을 통해 흐르는 전류i _{R}와 같으므로 출력 전압은v _{O} (t

  리포트 | 6페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08

  다운로드 장바구니
• 

  비교기 결과보고서

  실험 제목 : 연산증폭기를 이용한 비교기1. 실험목적연산증폭기를 이용하여 비교기의 동작을 알아본다.2. ... 디지털로 출력하는 장치이다.3. ... 배경2.1 비교기비교기란 하나의 전압을 다른 전압과 그 크기를 비교하는 회로이다.입력 전압을 받아 기준 전압과 비교하여, 입력이 기준 전압을 넘는지 여부를 검출하고, 그 결과를 주로

  리포트 | 2페이지 | 1,000원 | 등록일 2019.09.30

  다운로드 장바구니
• 

  디지털시스템설계 hw4

  HW#4문제 4-2번- 코드입력포트 : 없음출력포트 : a, b, c, d, e- 결과 (a)a: 3b: 7c: 9d: 10e: 21A가 blocking문이기 때문에 a가 끝날 때까지 ... 마찬가지로 8’b00000111과 8’b00001111도 ready값이 0이라 check연산이 수행되지 않았다.문제 4-11번- 코드입력포트 : [5:0] in_num출력포트 : [ ... 분석 결과 check가 4초과이면 1이 절반 이상 있는 것이기 때문에 out_num을 1로 출력하고 그렇지 않은 경우 0을 출력한다.- 코드 (b)- 블록다이어그램- 시뮬레이션 계획inputoutputin_numout_numcheck8

  리포트 | 15페이지 | 1,000원 | 등록일 2021.01.07

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 예비레포트

  회로를 분석해보면, 입력 J는 먼저 현재의 반전 출력이 Q’과 AND 연산된 다음에 S 입력으로 들어가고, 입력 K는 현재의 출력인 Q와 AND 연산된 다음에 R 입력으로 인가된다. ... S R CLK(C) 결과 X X 0 이전상태 유지 0 0 1 이전상태 유지 0 1 1 0 1 Reset 1 0 1 1 0 Set 1 1 1 1 1 부정 (은 의 다음값) 모의실험 결과로 ... 결과로 도출된 진리표와 JK 플립플롭의 이론적 진리표가 동일하다.

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.19

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험

  Half Adder(반가산기) 반가산기는 2진수 한자리를 덧셈하여서 Carry값과 Sum의 결과를 출력한다. ... 각각의 bit와 전의 bit에서 올라오는 Carry의 덧셈 연산이라고 불린다. ... 구조는 출력2개와 입력2개로 구성되어 있으므로 가산기의 기본적인 기능을 수행 가능하다.

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  PLC제어 ) 1. 우리 주변에서 PLC제어가 사용된 장치, 설비, 기계, 시스템 등을 확인하여 2. 각 장치들이 어떠한 조건을 가지고 동작하는지 검토한다.

  감시시스템의 제어연산장치로 이용되는 PLC는 CCTV나 각종 센서에서 문제가 터지면 이를 제어하여 출력하여 해당 장소에서 조치를 취하게 된다.3. ... P0000 회로시작, N0000 산출, 이후에 결과 H0000을 내보낸다.2. ... 여기에서 사용되는 제어 연산장치는 PLC, DSC이다.제어연산장치로 PLC로, 감시조작설비로 산업용 PC에 전용 MMI 프로그램을 탑재하는 PLC+PC(SCADA)로, 플랜트 감시제어시스템용으로

  리포트 | 11페이지 | 5,000원 | 등록일 2021.08.10

  다운로드 장바구니
• 

  반전,비반전증폭기 예비보고서

  이때 비반전 입 력단자는 접지에 연결 시킨다.2.2 비반전 증폭기비반전증폭기란 연산증폭기의 비반전단자에 입력신호가 인가되는 경우를 의미하며, 출력은R _{i}과R _{f}로 구성된 ... 예상실험 결과5.1 반전 증폭기[ 10[㏀] ][ 20[㏀] ]두 개의 저항을 같게하면 전압이득이 없었지만R _{f}의 값을 올린 후 측정해보니까 전압이득이 (-)값으로 증폭이 되는걸 ... 실험 제목 : 연산증폭기를 이용한 반전/비반전 증폭기1. 실험목적연산증폭기를 이용해 반전증폭기와 비반전증폭기의 회로의 동작을 알아본다.2.

  리포트 | 3페이지 | 1,000원 | 등록일 2019.09.30

  다운로드 장바구니
• 

  아주대학교 전자회로실험 실험1 부궤환 회로 예비보고서

  두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체이득(A _{o})만큼 증폭한 후, 단일 신호로 출력하는 기능을 갖는다. ... 만약 비 반전 단자 전압과 반전 단자의 전압 차를v _{i}라고 한다면, 연산 증폭기의 출력V _{O}는V _{O} =A _{o} v _{i}로 나타낼 수 있다.- 부궤환 증폭기(negative ... 실험 절차 및 예상 결과 값실험1.

  리포트 | 6페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08

  다운로드 장바구니
• 

  2의 보수/shift 연산자

  여기에 1의 보수를 취하면 *************1111111111111110101 이다. 2의 보수는 구한 1의 보수의 가장 낮은 자리에 1을 더하면 되므로 결과적으로 10진수 ... 예를 들어, 이진수 1001의 2의 보수는 0111이다.-10이 16진수로 표현시 fffffff6으로 출력이 되는 이유를 설명하시오. ... 2진수 4자리씩 각 자리마다 끊어 변환해 구할 수 있다. 2진수 1111은 16진수 f, 2진수 0101(101)은 16진수 6이므로 -10은 16진수로 표현시 fffffff6으로 출력이

  리포트 | 3페이지 | 1,000원 | 등록일 2021.07.16

  다운로드 장바구니
• 

  미분기 적분기 결과보고서

  실험 결과5.1 미분기[미분기 시뮬레이션][1[khz] 구형파] [1[khz] 사인파][1[khz] 삼각파]삼각파는 시뮬레이션과 비슷하게 나왔고 구형파 입력파형을 줬을 때 출력파형이 ... 배경2.1 미분기신호에 대한 미분 연산을 전기 회로적으로 수행하는 회로- 입력 신호 파형의 시간 변화율에 비례하여 출력을 발생한다.2.2 적분기신호에 대한 적분 연산을 전기 회로적으로 ... 실험 제목 : 연산증폭기를 이용한 미분기와 적분기1. 실험목적연산증폭기를 이용해 미분기와 적분기의 회로동작을 알아본다.2.

  리포트 | 3페이지 | 1,000원 | 등록일 2019.09.30

  다운로드 장바구니
• 

  기초실험2 반전증폭기 예비보고서

  이론적으로 도출되는 값보다 약간 작은 전압값이 결과로 나올 것으로 예상할 수 있다.5. ... 임피던스(동작을 위한 공급 전원이 연산 증폭기 내로 유입되지 않음)- 출력 임피던스(부하에 영향을 받지 않음)이상적인 OP-AMP가 있는 회로를 해석할 땐 마디 방정식을 사용하는 것이 ... 실험 이론1) OP-AMPOP-AMP는 ‘연산증폭기’라고 하는데 연산증폭기는 연산을 위해서 사용할 수 있는 일종의 차동증폭기(두 입력 신호의 전압차를 증폭하는 회로)이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2019.12.15

  다운로드 장바구니