"논리회로" 검색결과 221-240 / 9,282건

• 

  논리회로실험 비교기와 MUX, ALU 결과보고서

  논리회로설계 실험 결과보고서 #5실험 5. 비교기와 MUX, ALU1. ... 실험 결과- 실험 1. 4가지 기능을 가진 ALU를 Function과 procedure를 사용하여 설계하시오.1) 논리기호와 진리표ALU의 논리기호ALU의 진리표S1S0논리식사용00Y

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 12주차

  논리회로 실습과제12주차1. ... 앞으로 더 열심히 논리회로를 공부해야겠다. ... 실습 B-1① 회로도② 동작 상황6.

  리포트 | 12페이지 | 5,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 11주차

  논리회로 실습과제 11주차 1. ... 몇가지 없는 기본 단순회로만으로 이렇게 다양한 복합 회로들을 만들 수 있다는 것이 정말 재밌다. 앞으로 더 열심히 논리회로를 공부해야겠다. ... 지금까지 배우고 직접 만들어 본 8비트 가산기, 8비트 AND연산기, 8비트 멀티플렉서를 이용하여 간단하지만 복합적 연산을 수행할 수 있는 ALU를 만들어 보는 과정을 통해 점차 논리회로에

  리포트 | 18페이지 | 5,000원 | 등록일 2024.08.14 | 수정일 2024.08.19

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 13주차

  논리회로 실습과제13주차1. ... 앞으로 더 열심히 논리회로를 공부해야겠다. ... 이렇게 다양한 복합 회로들을 만들 수 있다는 것이 정말 재밌다.

  리포트 | 9페이지 | 5,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 9주차

  이를 통해 논리회로를 만들 때에는 항상 세밀하게 모든 것들을 여러 번 확인해봐야 한다는 것을 배웠다. ... 논리회로 실습과제 9주차 1. 실습 A-1 입력 출력 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 2.

  리포트 | 12페이지 | 5,000원 | 등록일 2024.08.14 | 수정일 2024.08.20

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 3주차

  논리회로 실습과제3주차목차MUX_2x1 이름의 회로 생성 및 구현MUX_4x1 이름의 회로 생성 및 구현MUX_2x1 부회로 외형 변경MUX_4x1 회로 외형 변경 & main함수 ... (그림 5)회로의 외형을 통해 회로의 기능을 시각적으로 표현하고자 할 때 custom외형을 수정해서 사용하면 도움이 된다.4. ... MUX_4_1 회로 생성 및 구현(그림 3)MUX_4_1회로를 생성 후 Explore pane창에 있는 MUX_2_1 회로를 마우스 드래그를 통해 배치하였다.

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 7주차

  논리회로 실습과제 7주차 1.

  리포트 | 13페이지 | 5,000원 | 등록일 2024.08.14 | 수정일 2024.08.18

  다운로드 장바구니
• 

  메카트로닉스 순차논리회로 -99카운터 실습 레포트

  입력 값에 따라 출력 값이 결정되는 조합 논리회로와는 달리 현재의 입력 값 뿐만이 아닌 기억소자인 플립플롭에 저장되어 있는 정보에 의해 결정되는 논리회로입니다.- 실습에 사용된 핵심 ... .7 세그먼트를 2개를 통해 0부터 99까지의 숫자를 표시하는 실험을 진행하고 이를 작동시키는 방법을 알아본다.- 순차논리회로란? ... 메카트로닉스 및 실습실습보고서[순차논리회로(99카운터)]■과목명:■담당교수:■제출일:■학과:■학번:■성명:■조:1.실험 개요- 실험 목적99 순차 카운터를 설계하는 것이 실험의 목적입니다

  리포트 | 4페이지 | 2,000원 | 등록일 2021.04.30

  다운로드 장바구니
• 

  7장 순차논리회로 설계 및 구현(1) 결과

  7장, 순차논리회로 설계 및 구현(1) 결과 보고서◈ 실험 결과 및 검토가. ... 이 사실을 눈으로 확인하기 위하여 LED를 사용하여 회로를 재구성하였고 회로가 올바르게 구성되었다는 것을 LED의 깜빡거림으로 확인 할 수 있었다. ... 한 모습이다.D _{A} `=`X(A+B),`D _{B} =A ^{'} X 의 결과를 얻을 수 있었다.☞ 위의 식에 따라 D 플립플롭으로 회로를 구성한 그림이다.☞ 위의 회로를 브레드보드에

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  7장 순차논리회로 설계 및 구현(1) 예비

  7장, 순차논리회로 설계 및 구현(1) 예비보고서1. 목적가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.나. ... 논리 IC 제조자들은 통상 이들 전달 지연을 데이터 시트에 명시하여 놓는다. ... 타임,t _{h}는 홀드타임,t _{comb}는 조합논리의 최대 지연 시간이다.4) 타이밍 문제그림 7-8(a)와 같이 첫 번째 플립플롭의 출력Q _{1}이 두 번째 플립플롭의 입력D

  리포트 | 10페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 15주차

  논리회로 실습과제15주차1. ... 논리회로 한계, 그것을 포괄하는 인간의 한계는 과연 어디까지일까. 세상에는 참 똑똑한 사람이 많고, 그 사람들이 만든 아이디어들은 훨씬 많다. ... 레지스터에 저장된 값(0x76)과 R1 레지스터에 저장된 값 (0x77)의 and연산 값인 76이 R0 레지스터에 저장되었다.고찰지금까지 배우고 또한 직접 만들어도 보았던 다양한 논리회로들을

  리포트 | 14페이지 | 5,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 4주차

  논리회로 실습과제4주차목차MUX_2x1_4Bit_P 회로 생성 및 구현MUX_2x1_4Bit_B 회로 생성 및 구현Splitter_Test 회로 생성을 통한 핀 타입, 버스 타입 비교MUX ... MUX_2x1_4Bit_P 회로를 부회로로 가져와서 캔버스에 배치해보면 그림3과 같다. ... 그림 1, 2와 그림 4, 5를 비교해보면 실제로 두 회로는 동일하게 동작한다는 것을 확인할 수 있다.MUX_2x1_4Bit_B 회로도 main 회로에 부회로로 가져와서 기존의 MUX

  리포트 | 11페이지 | 5,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 5주차

  논리회로 실습과제 5주차 1. NMOS NOT 게이트 Vi F_TR F_Gate F_TTL 0 1 1 1 1 0 0 0 2.

  리포트 | 16페이지 | 5,000원 | 등록일 2024.08.14 | 수정일 2024.08.18

  다운로드 장바구니
• 

  논리회로설계실험 10주차 up down counter설계

  1) Objective of the Experiment(실험 목적)이번 실습에서는 3-bit up-down counter를 Moore machine, Mealy machine으로 구현한다. 강의내용에서 다룬 두가지 machine의 기본적인 modeling방식과 작동원리..

  리포트 | 7페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  [논리회로실험] 실험 4. Multiplexer & Demultiplexer 결과보고서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명 ... 실험결과의 차이는 없었지만 Multiplexer의 단일 IC칩으로 구성된 회로와 여러 개의 IC칩을 사용하여 Multiplexer를 구현해낸 회로에는 성능적으로는 분명한 차이가 있을 ... Demultiplexer의 단일 IC칩으로 구성된 회로와 여러 개의 IC칩을 사용하여 Demultiplexer를 구현해낸 회로에도 성능적인 차이가 있을 것이라 생각했고 Multiplexer와

  리포트 | 6페이지 | 1,000원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 9 RAM

  1. 실험 과정 및 결과실험 1) 2-bit RAM*실험은 사진 순서대로 진행되었다. (∴5번 6번 사진은 A, B에 1이 저장되어있음.)*입력(Write)할 때는 출력단자(OE0, OE1)를 접지시켰다. (데이터를 입력만 함.)*출력(read)할 때는 입력단자(IN..

  리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  디지털 논리회로 실험 5주차 Adder 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : Adder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... NOT의 복합연산으로 표현할 수 있는데, 그 중 하나가S ~=~ bar {bar{(A+B)} + A cdot B}``이다.(2)반가산기반가산기는 2개의 입력과 2개의 출력을 가진 논리회로를 ... XOR 게이트와 AND 게이트로 설계될 수 있다.그림 2-1 반가산기, 반가산기 심볼(3) 전가산기전가산기는 3개의 입력(A, B, C)과 2개의 출력(합과 자리올림수)을 가진 논리회로

  리포트 | 9페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 10주차 Counter 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : Counter소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... 동기식 카운터의 입력 함수는 하위 비트의 논리적 AND이다. ... 동기식 카운터의 입력 함수는 하위 비트의 논리적 AND이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 8 Counter

  실험 과정 및 결과실험 1) 2단 2진 Counter – 비동기식 Counter⇒실험1은 2개의 J-K F/F를 1개의 74HC76칩을 이용하여 회로를 구성하고 그 결과를 2-input

  리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  8장 순차논리회로 설계 및 구현(2) 예비

  8장, 순차논리회로 설계 및 구현(2) 예비보고서1. ... 따라서 이 회로는 비트수가 커질수록 여러 개의 AND 게이트를 통과하므로 최대 동작 주파수가 낮아진다. ... 클리어 신호는 비동기 신호로서 모든 플립플롭의 CLR 입력단자로 연결되어 모든 레지스터를 리셋 상태로 만드는데 사용되며 일반적으로 초기화 회로에 이용된다.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니