"PSPICE XOR" 검색결과 1-20 / 77건

• 

  [전자회로] Pspice (XOR) 실험 레포트

  GATE 와 고찰- A'B + AB'의 회로도- A'B + AB' 결과- XOR의 회로도- XOR 결과3. ... Exclusive OR 원리두 입력이 서로 다르면 출력은 1이 되고 두 입력이 같으면 출력은 0이 된다.XOR gate의 진리표ABX*************. ... 1/0/1의 값을 넣어서 1[s]의 간격으로 Transient 해석한다.두 회로도 모두 input이 00일 때와 11일 때 0의 값이, 01일 때와 10일 때 1의 값이 출력되므로XOR은

  리포트 | 3페이지 | 1,500원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  BASIC GATE 논리회로 실험 (PSPICE 사진 ) AND OR NAND NOR XOR GATE의 TRUTH TABLE및 구성원리

  예비보고서 (4）에서 구성한 XOR gate의 입출력 값을 측정하고 TRUTH TABLE을 작성하라.XOR GATE FIG.5Boolean epA ? B = (A ?

  리포트 | 13페이지 | 3,000원 | 등록일 2007.09.09

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

  시뮬레이션 결과1) 실습 2 : OR 게이트 PSpice 결과2) 실습 3 : XOR 게이트 PSpice 결과3) 실습 4 : 반가산기 PSpice 결과4) 실습 5 : 전가산기 PSpice ... [OR게이트 실습 회로]4) 실습 3: XOR 게이트 실험(1) 교안의 회로를 참고하여 breadboard에 회로를 구성한다.(2) TTL(7486 XOR Gate IC)에 전원을 ... [XOR게이트 실습 회로]4) 실습 4 : 반가산기 회로 실험(1) 교안의 회로를 참고하여 breadboard에 회로를 구성한다.(2) TTL(7486 XOR Gate IC/7408

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

  다운로드 장바구니
• 

  9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  gate 74HC86LEDswitch10개4개5개5개5개5개2개10개10개사용장비 및 소프트웨어 (PSpice Lite ver. / MATLAB)오실로스코프 (Oscilloscope ... (D) XOR gate 를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다. ... 따라서 Cout 의 불리언 식은 다음과 같다.Cout 의 불리언 식은 다음과 같은 과정을 거쳐 XOR 연산으로도 간략화 할 수 있다.

  리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03

  다운로드 장바구니
• 

  기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

  감가산기 - 계산기의 집적도를 고려 가산기와 감산기를 동시에 설계 -AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER 를 구현하고 , 이를 합쳐서 가산기를 구현했다 ... 따라서 , 가산기에서 더하는 값의 보수 형태를 취해준다면 감산기의 형태를 취할 수 있다 . - 보수형태는 XOR 소자의 입력을 가산기에서 더하는 값과 Full adder Carry, ... Simulation( 출력 )PSPICE 결과 3 PSPICE Simulation( 출력 )최종 3 최종 결과Q A{nameOfApplication=Show}

  리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로 예비보고서6

  설계실습 계획서6-3-3 위상검출기Simulation tool (PSpice)를 이용하여 아래 그림 6-1의 XOR를 이용한 위상 검출기의 특성을 파악하고 V1과 V2의 위상 차이 ... 변화에 따른 Vout 전압의 평균값 특성을 확인한다.pspice로 설계한 회로는 다음과 같다. ... (초록색)Xor gate를 지난 phase detector 출력에서는 Vco와 Vref 펄스 신호를 비교하여, 서로 두 값이 다를 때만 high 신호를 발생하는 xor 연산을 하는

  리포트 | 10페이지 | 2,000원 | 등록일 2024.08.06

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)9

  XOR Gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오. ... 실험에 사용한 XOR Gate의 Data sheet를 참고하여, 74HC86 XOR Gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.Vcc 는 14번, GND는 7번 pin이다

  리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  [A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 과제

  참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.문제 3XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오 ... 문제 1다음의 진리표를 보고 입력 x, y, z와 출력 f를 Karnaugh맵을 이용하여 간소화하여 부울 대수식으로 표현하시오.문제 2실험에 사용한 XOR gate의 Data sheet를

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 과제

  XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오. ... 실험에 사용한 XOR gate의 Data sheet를 참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.Vcc는 14번 pin이고 GND는 7번 pin

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 과제 4-bit Adder 회로 설계 (12주차)

  .- XOR gate 74HC86 datasheetVcc : 14번 핀 , GND : 7번 핀3.- XOR gate 이용한 4-bit Full Adder 회로 (Pspice를 이용)

  리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로 예비보고서7

  A, B는 입력신호, D0~D3는 출력신호이다.ABD0D1D2D30*************0010110001Pspice의 회로로 나타내면 다음과 같다. ... 진리표를 작성한다.논리 게이트의 출력을 구하기 위한 순서는 다음과 같다.예비보고서 6에서 작성했던 것처럼, 각각의 논리 게이트를 pspice로 구현하고, 입력 A, B 포트에 위상차에 ... 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석AND, OR, NOT 게이트를 사용하여 각각 NAND, NOR, XOR, XNOR 게이트의 기능을 갖는 회로도를 설계하고

  리포트 | 12페이지 | 2,000원 | 등록일 2024.08.06

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 6주차 위상 제어 루프(PLL) 예비 리포트

  위상제어루프의 구조나 역할등을 확인하고 XOR을 이용한 위상검출기의 동작을 PSPICE를 통해 확인했으며 그 후 위상제어루프를 설계하고 파형을 확인했다. ... XOR을 이용한 위상검출기가 두입력의 위상이 같을 때 LOW이고 다를 때 HIGH인 것을 PSPICE를 통해 확인했으며 그 후 위상제어루프를 설계하고 파형을 확인했다. ... 만큼 차이날 때XOR의 특성상 과 이 같을 때(High, Low 둘 경우 모두) 이 Low이고 다를 때 High이다.교재의 그림 6-2의 회로를 Simulation tool (PSPICE

  리포트 | 13페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  기초전자회로실험1 10주차 n-Bit 이진 가산기 예렙

  XOR 게이트 X=AB’+A’B 를 만족하는 회로 구성 A B PSPICE 값 실험값 OUTPUT OIUTPUT 0 0 0 0 1 1 1 0 1 1 1 0 A B PSPICE 값 실험값 ... 관련 이론 [ XOR] XOR 게이트는 수리 논리학에서 주어진 2 개의 명제 가운데 1 개만 참일 경우를 판단하는 논리 연산 회로이다 . [ 반가산기 ] 반가산기 회로는 2 진수 덧셈에서 ... 1 0 1 0 1 0 1 1 0 1 반가산기 1) 설계문제 XOR 와 AND 게이트의 조합 반가산기 2) 설계문제 NAND 또는 NOR 게이트 활용전가산기 1) 설계문제 XOR,AND

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28

  다운로드 장바구니
• 

  [예비보고서] 6.위상제어루프 (PLL)

  그래프는 다음과 같다.6-3-4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (Pspice)로 설계한다. ... time은 Typ. 35ns 미만이며Storage time이 Typ. 200ns 이하임을 확인했다.(2N3904 Datasheet)6-3-3 위상검출기Simulation tool Pspice를 ... 우선 위상차가0일 때는 XOR의 출력이 Low이므로 평균값도 0이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  디지털 회로 실험-XOR 게이트와 그 응용

  실험순서3(응용회로1)의 입력에 해당신호(1 또는 0)를 넣었을 때 나오는 출력을 PSpice 시뮬레이션하여 첨부하시오.4. ... XOR 게이트와 그 응용1. 목적-XOR 게이트의 동작 특성을 이해한다.-XOR 게이트의 구성 방법과 응용 예를 살펴본다.2. ... 사용하여 XOR 게이트의 구성하는 방법과 XOR 게이트를 사용하여 그레이 코드, 2진 비교기를 만들 수 있는 것을 알 수 있었다.

  리포트 | 14페이지 | 2,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 7주차 논리함수와 게이트 예비 리포트

  (구체적인 예를 위해 pspice상에서 진행했지만 오실로스코프에서도 같은 방법을 사용하면 된다.)그 후 사각파에서 다시 0V가 되면 출력단이 5V에서 2.5V가 된 시간을 측정한다. ... 실제 실험에서 AND 게이트와 OR 게이트의 delay를 측정할 수 있는 방법에 대해 고안해 보았으며 오실로스코프를 사용할 수 없으므로 대표적으로 Pspice를 이용하여 AND 게이트의 ... AND 게이트와 OR 게이트 인버터를 통해 NAND, NOR, XOR, XNOR 게이트를 설계했다.

  리포트 | 10페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  6. 위상 제어 루프(PLL) 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  위상검출기 Simulation tool (PSPICE)를 이용하여 아래 그림 6-1의 XOR를 이용한 위상 검출기의 특성을 파악하고 V1과 V2의 위상 차이 변화에 따른 Vout 전압의 ... XOR 게이트의 두 입력이 다를 때 High 를 출력하는 성질로 위상 검출기의 역할을 할 수 있다. ... 먼저 위상 검출기는 Reference voltage 와 VCO 의 출력 전압을 비교하여 그 위상 차이에 해당하는 파형을 출력하고 실험에서 XOR 게이트를 사용하여 위상 검출기를 구현하였다

  리포트 | 17페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 위상제어루프(PLL) 예비

  위상 검출기- Simulation tool (Pspice)를 이용하여 아래 그림 6-1의 XOR를 이용한 위상 검출기의 특성을 파악하고V _{1}과V _{2}의 위상 차이 변화에 따른V ... 위상제어루프 설계- 그림 6-2의 회로를 Simulation tool (Pspice)로 설계한다. ... XOR는 두 입력중 하나만 High일 때 출력 값이 High가 된다. 따라서 XOR를 이용하여 위상검출기를 만들 수 있다.이제 위상차에 따른 출력의 평균값에 대해 생각해보자.

  리포트 | 12페이지 | 1,500원 | 등록일 2020.12.23

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서6

  위상검출기(XOR gate)의 출력단에서는 VCO와 Vref의 차이를 검출한다.2. ... 때문에 위상차가pi 를 넘으면 linear하게 감소하기 시작한다.위상차에 따라 그래프를 그려보았다.3.4 위상제어루프 설계(a) 그림 6-2의 회로를 Simulation tool (PSPICE ... Voltage60VEmitter-Base Breakdown Voltage6V응답 속도Delay time35 nsRise time35 nsFall time50 ns3.3 위상 검출기(a) simulation tool(PSPICE

  리포트 | 12페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 실습6(위상 제어 루프(PLL))예비보고서

  때V _{OUT}이 high 로 출력된다.V _{1}V _{2}V _{OUT}*************-3-4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (pspice ... 같다.V _{BE} (sat) 최솟값은 0.65mVV _{BE}GEQ 0.65mV일 때 BJT가 saturation 영역에서 동작한다.6-3-3 위상검출기Simulation tool (pspice ... , ceramic disk1개커패시터 100nF, ceramic disk1개커패시터 1uF, ceramic disk2개IC UA741 OP amp3개Inverter 74HC041개XOR

  리포트 | 11페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니