"아날로그및디지털회로설계실습" 검색결과 161-180 / 634건

• 

  아날로그 및 디지털회로설계실습 실습5(전압제어 발진기) 예비보고서

  예비보고서(설계실습 5. 전압제어 발진기)아날로그 및 디지털 회로 설계실습설계실습 5. 전압제어 발진기5-1. ... 설계실습 계획서5-3-1 슈미츠 회로의 특성(A) 실험에 사용될 IC의 Datasheet를 참조하여, 중요한 전기적 특성을 확인하시오..위의 UA741 Datasheet를 보면,우리가 ... (B) Simulation Tool (PSPICE)을 이용하여 슈미트 트리거 (Vdd = +5V)의 VTH 가 2.5V 가 되도록 회로를 설계하시오.문턱 전압 계산 식에서V_{ TH

  리포트 | 14페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 예비보고서11 카운터 설계

  아날로그및디지털회로설계실습 05분반 13주차 예비보고서설계실습 11. ... 카운터 설계11-3-1- 4진 비동기 카운터 회로도- 파형Q1신호의 주파수 = 1/T1 = 1/2us = 0.5MHz , Q2신호의 주파수 = 1/T2 = 1/4us = 0.25MHz11 ... 카운터 회로라서 클럭 신호를 동시에 받아서 출력을 낸다.- 파형

  리포트 | 4페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 실습6(위상 제어 루프(PLL))예비보고서

  예비보고서(설계실습 6. 전압제어 발진기)아날로그 및 디지털 회로 설계실습설계실습 6. 위상 제어 루프(PLL)6-1. ... 6-2의 회로를 Simulation tool (pspice) 로 설계한다. ... 실습목적 : 위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.6-2.

  리포트 | 11페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서12 stopwatch 설계

  이런 이유로 7-segment를 활용한 실습을 진행시 먼저 type을 확인해야 한다.- BCD to 7-Segment decoder디지털 회로의

  리포트 | 11페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.16

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습6(위상 제어 루프(PLL))결과보고서

  설계실습 내용 및 분석6-4-1 위상제어루프의 설계그림 6-2의 위상 제어 루프를 구성한다. ... 설계실습 6. 위상 제어 루프(PLL)요약이동 통신 등의 채널 설정에 주로 쓰이는 위상 제어 루프에 대해 실험을 하였다. ... Function : Rectangular)를 인가하여 그 출력을 제출한다.위상 제어 루프를 브레드보드에 설계한 사진→ 설계실습 책 그림 6-2를 참고하여 브레드보드에 위상 제어 루프를

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습11 카운터 설계 예비보고서

  아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.12.XX(X)조 : X요일 X조학번 / ... 실습 목적JK Flip Flop를 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 이용하여 10진 비동기 카운터의 회로도를 그린다. 11-3-2의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다.11-3-4 16진 동기 카운터 회로도그림 11-1의

  리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  [A+]중앙대학교 아날로그및디지털회로설계실습 Stopwatch 설계 예비보고서

  실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 ... 회로를 설계할 수 있는 능력을 배양한다. ... 크게 BCD to 7 Segment decoder 와 BCD 카운터, Binary 카운터 두 가지만 정리하겠다.BCD to 7 Segment decoder디지털 회로의 출력은 대게

  리포트 | 5페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 9. 4-bit Adder 회로 설계

  실습 9. 4-bit Adder 회로 설계실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.설계실습계획서2-1 전가산기 설계(A) 전가산기에 ... (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다. ... 설계한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 stopwatch설계 예비

  아날로그 및 디지털회로 설계 실습14주차 예비: Stopwatch 설계전자전기공학부20160000 하대동고릴라설계실습 방법에 나온 Stopwatch 제작 과정 중, 12-4-1 ~ ... 카운터 설계의 10진 비동기 카운터 설계 부분에서도 10이 아주 짧게 나왔기 때문이다.실습 11에서 10진 비동기 회로의 출력 아래 그래프가 낮은 비트10이 아주 잠깐 나오는 것을 ... 기본적인 클럭 생성 회로 및 카운터 회로 테스트(A). Function generator를 이용하여 사용하고자 하는 1Hz의 Clock 신호를 만들어 낸다.

  리포트 | 12페이지 | 2,000원 | 등록일 2020.12.23

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 6주차 위상 제어 루프(PLL) 예비 리포트

  설계실습 6. 위상 제어 루프(PLL)요약: 이번 보고서를 통해 위상 제어 루프를 학습했다. ... Simulation tool (PSPICE)로 설계한다. ... 위상제어루프의 구조나 역할등을 확인하고 XOR을 이용한 위상검출기의 동작을 PSPICE를 통해 확인했으며 그 후 위상제어루프를 설계하고 파형을 확인했다.

  리포트 | 13페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)7. 논리함수와 게이트

  중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 55-60 ... 설계실습 내용 및 분석7-4-1 설계한 논리게이트 구현 및 동작(A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. ... 설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습이잘되었다고 생각하는가?

  리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서2 SMPS

  실습 계획서4-1 PWM칩(UC3845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오.- 출력전압 : 0 V ~ 10 V (peak to peak )- 스위칭 주파수 f : ... 12.5 kHz4-2 PWM 제어 회로와 Buck Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오. - -- 스위칭 주파수 : 12.5 kHz- 입력 전압 Vi ... : 5 V- 출력 전압 Vo : 2.5 V4-3 PWM 제어 회로와 Boost Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오.- 스위칭 주파수 : 12.5 kHz

  리포트 | 11페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.14

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)4. 신호 발생기

  중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 44-45 ... 발진주파수의 최대치 1.96kHz이다.4-5-2 설계 사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가? ... 설계 실습 내용 및 분석4-4-1 설계한 Wien bridge oscillator 구현(A) 계획서의 4-3-1에서 설계한 대로, 그림 4-1에 주어진 Wien bridge 발진기를

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  12. Stopwatch 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  아날로그 및 디지털 회로 설계 실습-실습 12 결과보고서-Stopwatch 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :12-4. ... 이 설계실습을 통하여 배운 점과 느낀 점 그리고 앞으로 개선할 점 등에 대하여 논하시오. ... 다음의 과정들 중에서 12-4-1은 반드시 처음에 진행하도록 하고 나머지 과정들의 순서는 약간 변경해도 무방하다.12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트(A) Function

  리포트 | 6페이지 | 1,000원 | 등록일 2022.10.24

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)8. 래치와 플립플롭

  설계실습 내용 및 분석 (결과 report작성 내용)8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작(A) PSPICE를 사용하여 그림 9-1의 회로를 구현 및 동작시키고, ... 실습 8. ... RS 플립플롭의 구현 및 동작(A) 그림 8-2의 회로를 TTL 7400과 7404를 사용하여 구성한다.(B) 그림 8-2 회로의 타이밍 차트를 제출한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)

  아날로그 및 디지털 회로설계실습15주차 동기순서 논리회로 (Stopwatch 설계) 과제05분반 20161163 박성은1.- 16진 동기 카운터 회로도- 10진 동기 카운터 회로도-

  리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :12-1. ... 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 ... 설계실습 계획서설계실습 방법에 나온 Stopwatch 제작 과정 중, 12-4-1 ~ 12-4-4 에 필요한 회로 결선도를 그리시오.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  11. 카운터 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-1. ... 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 설계실습 계획서11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz의 구형파 (square wave)를 인가할 때, Q1 신호의 주파수와 Q2 신호의

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.11(목)분반, 조**분반 ... 실습 목적- 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.3. ... 실습을 위한 이론적 배경:부울대수는 논리학을 수학적으로 해석하기 위해 제안되었으며 현대 디지털 시스템의 수학적 바탕이 되었다.

  리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03

  다운로드 장바구니
• 

  A+ 아날로그및디지털회로설계 실습 예보_switching mode power supply

  리포트 | 2페이지 | 1,000원 | 등록일 2022.03.27

  다운로드 장바구니