"논리회로 텀" 검색결과 121-140 / 148건

• 

  반가산기 및 전가산기 결과 보고서

  논리식을 베타적 OR회로와 AND회로, NAND 회로로 구성하는 방법이 있는데 아래그림의 (c),(b)이다. 이것을 반가산기 (Half-Adder)라 한다. ... 우리는 이렇게 S와 C가 1인 경우만을 민텀(minterm) 이라한다.1.1.2 전가산기(full-adder ; F.A)반가산기에서는 Bit 수가 많을 경우에는 찾은 Colum으로부터의 ... 이러한 과정을 모두 수행할 수 있는 장치를 전가산기라 한다.1.2 가산기의 특징 (논리기호)1.2.1 반가산기논리식S=BA+ABC=AB논리기호1.2.2 전가산기논리식S=AB'z'+A'B'z

  리포트 | 15페이지 | 1,500원 | 등록일 2009.05.03

  다운로드 장바구니
• 

  플립플롭으로 신호등 만들기 제어(디지틀논리)

  이러한 결점을 보완하는 회로가 동기 카운터이다. 논리도에서 JK F/F은 J=K=1이면 F/F의 출력은 불변이다. ... 340쪽을 참고하여 사용하였다.맥스 2 플러스 툴을 이용하여 실험 결과 위에서 나온 결과와 같이 각상황에 맞는 신호에 진리값이 일치함을 확인 할 수 있었다.이번 과제을 통하여 동기 순서논리회로에 ... 2진 카운터 작성(10-1)이 생각나 다시한번 확인 해 본 결과 JD 플립플롭보다, J-K 플립플롭을 사용하면 더 쉽게 접근 할 수 있다는 것을 알 수 있었다.상황의 기본은 지난번 텀프로젝트때

  리포트 | 13페이지 | 2,000원 | 등록일 2009.11.15

  다운로드 장바구니
• 

  LS산전 합격 자기소개서 (2008년 하반기)

  하지만, 끝까지 해보지 않으면 알 수 없다는 생각에 비록 높은 기술력을 가진 것은 아니었지만, 마이크로 프로세서의 텀 프로젝트 결과물을 가지고 제 아이디어를 논리적으로 설명하였습니다 ... 하지만 SW/HW 분야의 전국 최고의 실력자들만이 들어갈 수 있다는 소문을 익히 들어 알고 있었기에 그 당시 학과 텀 프로젝트 말고는 전자 제어 시스템을 만들어 본 경험이 없는 저는 ... FPGA 기반에서 연산량이 많은 신경회로망을 구현하기 위해 프로세서 구조의 설계를 채택했으며, 이를 지원하는 명령어 셋을 설계하였습니다.

  자기소개서 | 4페이지 | 3,000원 | 등록일 2009.07.19

  다운로드 장바구니
• 

  [공학기술]∥. 조합논리회로(학습지도안)

  있는 논리회로에 입력을 인가하면 그 입력변수가 출력에 그대로 영향을 주는 회로를 말하는 데 그 이외에도 여러가지 조합 논리회로들이 있다. ... 여기서는 여러 가지 조합 논리 회 로 중에 여러 가지 기본연산 회로 즉, 각종 가산기, 감산기들에 대하여 상세 히 설명한다.③ 조합 논리회로는 기본적인 연산회로들처럼 게이트로 구성되어 ... 하는 방법변수에 따라 민텀의 개수를 구하고 이를 카르노 맵으로 표현하여 간략화 할 수 있다.11/6교과서PPT(2)don't care 조건don't care의 정의를 알고 이를 이용하여

  리포트 | 21페이지 | 2,000원 | 등록일 2007.07.13

  다운로드 장바구니
• 

  Ch8. 멀티플랙서와 디멀티플랙서<디지털회로실험//경희대학교>

  이 때 S0, S1을 선택신호라 한다.(2) 멀티플렉서를 이용한 논리회로- 신호를 선택선 A, B의 지시에 의하여 1개만 선택하여 전송하는 경우를 보면 동작선(strobe input ... 순서대로 정렬된 변수들 중에서 가장 순서가 높은 변수이므로 최소항들의 목록 중 처음 절반은 A'를 가지며 나머지 절반은 A를 가진다. 3개의 변수 A, B, C의 경우 8개의 민텀을 ... 이는 74150과 마찬가지로 논리 기능을 만족 시킬 수 있다. 다만 넷 이하ㄴ의 변수로 국한된다. 입력선택시간은 19sec, 패키지당 소비전류는 29mA이다.

  리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

  다운로드 장바구니
• 

  [회로이론] 디지탈컴퓨터

  - 순차논리회로의 기본회로?- 정상출력과 보수화된 출력을 갖는다? ... OR로 연결◎ 논리합의 논리곱- 함수의 출력이 0이 되는 맥스텀의 구역에 0을 넣고 인접한 0을 크게 묶는다.◎ Don't Care 조건- 민텀이 1이 되거나 0이 되거나에 관계없이 ... 제 1장 디지털 논리 회로 요약 정리◎ 디지탈 컴퓨터?- 0과 1의 두개의 숫자만을 이용하는 2진수 시스템?- 컴퓨터 내부의 정보가 제한된 수의 불연속적?

  리포트 | 10페이지 | 1,000원 | 등록일 2004.06.02

  다운로드 장바구니
• 

  LG이노텍 합격 자기소개서 (2008년 하반기)

  하지만, 끝까지 해보지 않으면 알 수 없다는 생각에 비록 높은 기술력을 가진 것은 아니었지만, 마이크로 프로세서의 텀 프로젝트 결과물을 가지고 제 아이디어를 논리적으로 설명하였습니다 ... 분야의 전문가를 초청해 좋은 강연을 들으면서 실력과 안목을 향상시켜갔습니다.대학원에서 지능로봇시스템이라는 세부전공을 선택하면서, 보다 전문적인 과목들을 수강할 수 있었고, 특히, 회로설계의 ... 대학원에서 꾸준한 연구를 통해 국내외 10편이 넘는 논문을 제출하였으며, 회로 설계 부분에 대한 특허 성과도 낼 수가 있었습니다.이런 제 능력을 십분 발휘할 수 있는 업무를 맡고 싶다는

  자기소개서 | 4페이지 | 3,000원 | 등록일 2009.05.09

  다운로드 장바구니
• 

  [마이크로프로세서]맹인안내로봇(장애물회피로봇)

  MICROPROCESSORterm project : 맹인 안내 로봇작품명맹인 안내 로봇 할리구성원제출일담당 교수교수님마이크로응용설계 텀 프로젝트 최종 보고서1. ... 사진위에서 본 모습측면에서 본 모습회로구성부분6. ... L298 6번과 11번에 PWM 신호를 공급해서 모터의 속도를 제어하였고, 5,7,10,12 의 논리 조합에 의해 right, left 모터의 방향을 제어하였다.(2)서보 모터PWM

  리포트 | 10페이지 | 6,900원 | 등록일 2007.06.30 | 수정일 2016.06.02

  다운로드 장바구니
• 

  [논리회로] 논리회로설계(Combinational Logic)

  Report제목 : Experiment Two과목명:논리회로 설계담 당:최재영 교수님제출일:Combinational Logic 의 소개INTRODUCTION? ... 구성된다.­스위칭 함수에서 변수의 숫자와 관련있지 않다.­모든 변수와 구성요소들은 AND 플레인으로 들어온다.­한 라인은 OR 플레인안의 SOP 식에 일치하여 AND 플레인안에 생산 텀을 ... 연결 짓는다.­생산 텀이 일단 AND 플레인을 형성 했다면 그 프라덕은 라인을 상호 연결지어 OR플레인으로나른다.­OR플레인에서 나온 각각의 라인은 PLA의 아웃풋을 나타낸다.­PLA를

  리포트 | 7페이지 | 1,000원 | 등록일 2005.06.01

  다운로드 장바구니
• 

  한화화약 합격 자기소개서 (2008년 하반기)

  하지만, 끝까지 해보지 않으면 알 수 없다는 생각에 비록 높은 기술력은 없었지만, 마이크로 프로세서의 텀 프로젝트 결과물을 가지고 제 아이디어를 논리적으로 설명하였습니다. ... 대학원에서 꾸준한 연구를 통해 국내외 수 많은 논문을 제출하였으며, 회로 설계 부분에 대한 특허 성과도 낼 수가 있었습니다. ... 하지만 SW/HW 분야의 전국 최고의 실력자들만이 들어갈 수 있다는 소문을 익히 들어 알고 있었기에 그 당시 학과 텀 프로젝트 말고는 전자 제어 시스템을 만들어 본 경험이 없는 저는

  자기소개서 | 2페이지 | 3,000원 | 등록일 2009.05.09

  다운로드 장바구니
• 

  [논리설계] term project - 냉난방기 로직 설계

  목 적＝＞ 그동안 강의시간에 교재를 통해 실습을 한 응용회로를 바탕으로 하여실생활에서 접할수 있는 것들을 논리회로로 설계해 그 동작을 파악해본다.3. ... 논리 설계 실험텀프로젝트 보고서{실험일자조학번성명10조99521060손성규99521062신서근99521068안상준※ 조원 중 99521068 안상준은 개인 사정으로 인하여 텀에 참여하지 ... 회로도{{{2.

  리포트 | 9페이지 | 1,000원 | 등록일 2004.06.13

  다운로드 장바구니
• 

  [8bit] 8bit full-adder 와 HEX 7-segment 논리회로 설계 및 시뮬레이션

  ◉시뮬레이션 ▶입력 : 8bit 2개 10ns에 일제히 입력됨 ▶출력 : s0, s1, s2, s3, s4, s5, s6, s7 ▶입력들어간 시간 : 10ns ▶최종출력이 나온 시간 : 17.6 ns (s4가 제일 늦게 나오는 이유를 모르겠음) ▶출력이 안정되는데 까지..

  리포트 | 2페이지 | 1,000원 | 등록일 2004.04.10

  다운로드 장바구니
• 

  [컴퓨터] 디지털논리회로 (컴퓨시스템 구조)

  논리곱- 함수의 출력이 0이 되는 맥스텀의 구역에 0을 넣고 인접한 0을 크게 묶는다. -> F=(F’)’예4) 다음 부울함수를 a)논리합의 논리곱의 형식으로 간소화하고 b)논리곱의 ... 함수순차회로- 게이트뿐만 아니라 플립플롭과 같은 기억회로를 포함2n개의 입력과 m개의 출력을 갖는 조합회로..PAGE:19조합회로의 설계- 말로 된 문제로부터 논리도를 구성설계절차 ... 정보의 형식이나 명령어 집합, 메모리 주소기법 등을 연구..PAGE:61.2 논리 게이트2진 정보- 물리적 량인 전압신호를 이용- 0과 1로 표시2진 정보의 처리- Gate라는 논리회로에서

  리포트 | 30페이지 | 1,000원 | 등록일 2003.12.17

  다운로드 장바구니
• 

  [전자공학] 디지털시계 텀 제안서

  목 표■ 한 학기 동안 실험을 하며 배웠던 기본 / 순차논리회로의 동작을 응용하여 카운터가 기본이 되는 디지털 시계를 직접 설계/제작 해본다.■ 디지털 시계 기능, 스탑와치 기능, ... [그럼 1] 100분주기와 [그림 2] 1000분주기의 회로와 동작원리를 살펴보도록 한다.그림 1 - 분주기(MOD-100)위의 회로도는 100분주기 회로를 구성한 것이다. ... 이 회로를 이용하여 가장 기본 적인 시계회로를 살펴보도록 하자.그림 7 - 기본 시계 회로우선 카운터 부분부터 동작원리를 살펴보면 초세그먼트는 0 부터 카운트가 되어 9 초가 되었을때

  리포트 | 15페이지 | 1,000원 | 등록일 2004.12.17

  다운로드 장바구니
• 

  [전자공학] OPAMP를 이용한 입력전압 레벨 분류표시 회로

  주제는 입력전압 레벨 분류표시 회로이다.세미텀 주제를 선정함에 있어서 우리조는 여태까지의 실험내용이 가능하면 많이 포함된 응용회로를 구현하려고 노력했다. ... 또한 OP-AMP의 비교기 특성과 다이오드의 리미팅 특성, 논리회로의 디코더를 사용하여 회로를 구성하였고 실험을 통해 이를 확인하였다.따라서 전체회로의 분석을 위해 위의 세가지 주요 ... 일부 디코더는 회로를 인에이블하기 위해 주어진 논리조건을 만족해야 하는 인 에이블 입력을 2개 이상 갖고 있다.{그림 10 「인에이블 입력을 갖는 2-to-4라인 디코더」5.

  리포트 | 14페이지 | 1,000원 | 등록일 2005.05.22

  다운로드 장바구니
• 

  [논리회로] 멀티플렉스와 디멀티플렉스

  선택선을 A,B로 하고 입력은 논리 C로만 하여 회로를 구성하시오.{◈ 사용기기 및 부품{Power Supply 1대 IC74LS 04(NOT gate) 1개오실로스코프 1대74LS ... [그림 7-2]의 멀티플렉스로 민텀의 합 F(A,B,C)= (1,3,5,6)의 회로를 실현하였다. ... [그림 7-5]를 보고 디멀티플렉스 선택선의 논리에 대해 입력대 출력의 진리표를 작성하시오.

  리포트 | 12페이지 | 1,000원 | 등록일 2002.12.05

  다운로드 장바구니
• 

  디지털회로 설계의 기초 3장 연습문제 풀이(일부)

  되고 이를 커버하는Minterm이 EPI가 됨EPI가 모든 Minterm을 커버하면 종료하고, 그렇지 못하면 단계 5로감5단계 : 단계 4의 PI행렬에서 EPI의 행과 독특한 민텀 ... (유죄; V=1)판사의 00101111011111(나) V에 대한 NAND-NAND 회로를 설계하시오.F(A,B,C) =BCA000111100013214576EPI1 == BCEPI2 ... 3.4 다음의 논리함수를 SOP와 POS의 형태로 간략화 하시오.Input variableMintermMaxtermOutputabcTermDesignationTermDesignationF000a'b'c'm0a

  리포트 | 9페이지 | 1,000원 | 등록일 2007.12.01

  다운로드 장바구니
• 

  [논리회로] 부울 함수의 간략화

  회로를 간략화 하기 위하여 사용되는 도표형식의 논리 표현 방법을 의미한다. ... §제 5 장 부울 함수의 간략화※ 논리 회로를 설계하는 과정에서 회로가 복잡해지면 많은 게이트가 추가되고 동일한 입력이 중복해서 사용되는 경우가 자주 발생한다. ... 이런 경우에는 게이트의 수를 줄이고 구현된 회로의 비용을 최소화 할 수 있는 논리 함수의 간소화 가정이 필요하다.▶ 카르노 맵을 이용하여 입력 변수가 6개 이하인 경우의 부울 함수를

  리포트 | 4페이지 | 2,000원 | 등록일 2003.08.14

  다운로드 장바구니
• 

  [VHDL] 가산기

  다음과 같다.위 논리함수를 만족하는 회로를 게이트로서 구성하면 다음과 같다. ... 그리고 올림수(carry) C는 A, B 두 입력이 1일 경우에만 1일 출력된다.우리는 이렇게 S와 C가 1인 경우만을 민텀(minterm)이라고 하며, 민텀들을 논리식으로 표시하면 ... 진리표를 만족하는 회로를 그리면 다음과 같다.

  리포트 | 18페이지 | 3,000원 | 등록일 2003.08.13

  다운로드 장바구니
• 

  [논리회로] 디코더(Decorder) 및 엔코더(Encorder)

  디코더의 n개 입력은 2n개의 민텀(출력)을 선택할 수 있으므로 m개의 민텀의 합으로 된 조합논리는 n×2n디코더와 m개의 OR Gate로 실현할 수 있다. ... 이용하시오.3. 4bit 2진수를 Gray code로 변환하는 회로를 설계하시오.4. 4bit Gray code를 4bit 2진수로 변환하는 회로를 설계하시오. ... {입 력출력(논리 1)wxyz0000D00001D10010D20011D30100D40101D50110D60111D71000D81001D9 BCD to 10진 디코더 진리표{[그림 6

  리포트 | 14페이지 | 1,000원 | 등록일 2002.12.05

  다운로드 장바구니