"논리회로" 검색결과 81-100 / 9,282건

• 

  논리회로설계실험 BCD가산기 레포트

  논리회로설계 실험 설계과제 보고서주제 : #1 BCD 가산기 설계1. 설계 배경 및 목표1) 설계 배경컴퓨터는 2진법을 이용하여 계산을 한다. ... 입력 신호인 BCD와 출력 신호인 7 segment에 대해서 진리표로 나타낸 후, 카르노맵을 사용하여 가장 간단한 논리식을 찾는다면 BCD를 7 segment로 바꿔주는 디코더 논리회로를 ... 2진수에서 10진수로의 변환이 간단하고 이를 7 segment에 연결시키면 쉽게 10진수를 출력할 수 있다는 장점 때문에 주로 10진법으로 수를 표기하는 것이 필요한 프로세서나 회로에서

  리포트 | 14페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  논리회로실험 마지막 프로젝트 라인트레이서.

  논리회로설계실험 프로젝트 #3라인 트레이서 설계1. 설계 배경 및 목표스텝 모터, 라인 트레이서, 적외선 센서 등에 모터를 사용하는 차에 대해 조사해본다. ... 흰 선 또는 흰 바탕의 검은 선을 따라 목적위치까지 이동한다.2) 주파수 분주기- 클록 분주기라고도 불리는 주파수 분주기는 주파수를 입력 값으로 받아서 주파수를 출력으로 내보내는 회로이다

  리포트 | 8페이지 | 2,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  논리회로설계 실험 디코더 인코더

  2개를 사용한 논리회로와 논리식② AND 게이트 3개와 OR 게이트 1개를 사용한 논리회로와 논리식③ AND 게이트 1개와 XOR 게이트 1개를 사용한 논리회로와 논리식이 외에도 ... 논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 인코더1. ... NOT게이트를 사용하면 더 많은 논리회로들을 그릴 수 있으나 본 실험에는 세 개의 논리회로만 그려보았다.2) 소스 코드동작적 모델링자료 흐름 모델링구조적 모델링구조적 모델링 內 AND

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  논리회로실험 비교기와 MUX, ALU

  실험 목표출력이 입력에 의해서만 정해지는 조합논리회로인 비교기, MUX, DEMUX, ALU의 개념과 특성에 대해 알아보고, 조합논리회로의 한 예로 주어진 ALU의 진리표를 토대로 ... 논리회로설계 실험 예비보고서 #5실험 5. 비교기와 MUX, ALU1. ... 예비 이론(1) 비교기- 두 개의 수를 비교하여 기준으로 정한 한 수가 작다와 크다 또는 같다를 결정해주는 조합논리회로- 비교하는 방법은 2진 코드 상태의 절대 값을 상대적으로 비교하므로

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  순차 논리 회로 기초 결과보고서

  개요디지털 논리회로 교과에서 학습한 순자 논리 회로의 동작을 아두이노를 이용해 되풀이 해보고. ... 교류 및 전자회로실험 결과보고서전기공학과 2017732038실험 회차 : 3실험 명 : 순차 논리 회로 기초실험4. 순차 논리 회로 기초1. ... 패기지 소자들을 이용해 하드웨어 수작업으로 구현했던 과거 회로와 비교하여 어떤 부분이 어떻게 프로그램으로 대제 가능한지 학습한다.2.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.09.25

  다운로드 장바구니
• 

  논리회로설계실험 라인트레이서 레포트

  논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. ... 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차회로를 설계하였다. ... 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다.

  리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  논리회로설계 실험 기본게이트 설계

  또한 전기전자 논리회로 교과목의 기초지식과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 ... 논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. ... 하드웨어에 대한 지식이 별로 없는 사람이 설계하거나 회로의 문서화를 하는 경우에 좋다.

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  논리회로실험 병렬 가산기 설계

  논리회로설계 실험 예비보고서 #3실험 3. 병렬 가산기 설계1. ... 계산결과에서 2의 보수에서는 가장 높은 자리에서 자리올림이 발생시, 이를 무시하므로 결과값은 00011001이다.(3) 병렬가산기 논리회로오른쪽의 그림은 8bit 병렬가산기의 논리회로도이다 ... 구조를 자세히 보면 전가산기 8개가 쓰였다는 것을 알 수 있다.(4) 병렬 가감산기의 논리회로와 작동원리병렬 가감산기는 8개의 전가산기와 각 입력마다 XOR게이트가 달려있다. sign의

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  울산대학교 디지털실험예비24 디지털 조합 논리회로와 순서 논리회로

  디지털회로 24. 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :1. ... 그리고 조합회로는 Multiplexer를 이용하여 모두 구현할 수 있음을 이론에서 다루었다.끝으로 실험에서 디지털 입력은 스위치를 이용하여 논리 0과 1을 제공하는데 이들은 기준전압과 ... 따라서 회로설계가 동기식 순서회로처럼 간단하지 않다.

  리포트 | 3페이지 | 2,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  [논리회로실험] Counter_ 예비보고서

  실험이론1) Counter- 클럭펄스를 세어서 수치를 처리하기 위한 논리회로- 반복해서 일어나는 현상의 수를 셈한다.- 플립플롭 회로로 구성한 2진 계수기와 변형된 n진 계수기, 링 ... Counter- 2진 Counter란 이진수를 출력하는 Counter- D 플립플롭의bar{Q} 출력을 D입력 및 다음단의 클럭 입력에 연결하여 각 플립플롭에서 Q출력을 설계한 회로 ... 2단의 2진 계수기는 클럭의 주파수를 1/4로 변환했다고 볼 수 있음- 이진화 십진수로 Count 동작을 실시하려면 각 비트의 출력이 1010이 되었을 때 0000으로 리셋하는 회로가

  리포트 | 9페이지 | 1,000원 | 등록일 2021.06.03 | 수정일 2023.03.29

  다운로드 장바구니
• 

  광운대 디지털논리회로 기말시험 족보

  발생하기 때문에 동기식 버스에서와 같이 낭비되는 시간이 없다.③ 동기식 버스는 연속적 동작을 처리하기 위한 인터페이스 회로가 복잡하다.④ 비동기식 버스는 관련된 다른 버스 동작의 ... ① 컴퓨터의 구성 요소들을 연결하는 공유 전송 매체다.② 버스의 폭은 버스 클록에 터페이스 회로가 간단한 장점이 있다.② 동기식 버스는 각 버스 동작이 완료된 즉시 연관된 다음 동작이 ... ① 모든 버스 마스터들이 하나의 중재기를 공유하고 우선순위를 결정한다.② 중앙집중식에 비하여 중재회로가 간단하므로 동작 속도가 빠른 장점을 갖는다.③ 고장을 일으킨 버스 중재기를 찾아내는

  시험자료 | 7페이지 | 2,000원 (10%↓) 1800원 | 등록일 2022.03.31

  다운로드 장바구니
• 

  [논리회로실험] CMOS 회로의 전기적 특성 결과보고서

  CMOS 회로의 전기적 특성1. 실험 과정 및 결과* 실험 1 : Inverter의 입출력 특성 확인1) 실험 과정- 주어진 회로를 구성한다. ... 값들이 슈미트트리거의 특성으로 인해 high, low로 구분되기 때문에 나타나는 현상이다.* 실험 3-1 : CMOS의 DC 특성 확인(R _{n} 계산)1) 실험과정- 주어진 회로를 ... low로 출력되게되고 그 외의 모호한 값들로 인해 noise로 나타나는 현상이 발생하는 것이다.* 실험 2 : Schmitt-trigger의 입출력 특성 확인1) 실험과정- 주어진 회로를

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29

  다운로드 장바구니
• 

  논리회로실험 예비보고서3

  ·감산기 : 두 개 이상의 입력을 이용하여 이들의 차을 출력하도록 하는 조합논리회로로, 반감산기와 전감산기로 나눌 수 있다. ... 실험에 대한 이론·가산기 : 두 개 이상의 입력을 이용하여 이들의 합을 출력하도록 하는 조합논리회로로, 반가산기와 전가산기로 나눌 수 있다. ... -반가산기2개의 비트 A와 B를 더해 합 S와 올림수 C를 출력하는 조합논리회로로 올림수와 합에 대한 부울 대수식을 표현하면C=A BULLETB,S=A OPLUSB와 같다.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  논리회로실험 예비보고서8

  실험에 대한 이론·Counter상태들을 주기적으로 순환하는 순서회로로, 출력 형식에 따라 다양한 counter가 존재하는데 가장 널리 사용되는 카운터는 n비트 2진 counter이다 ... Counter (동기식 counter)① 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 위와 같은 회로를 ... counter (비동기식 counter)① 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 위와 같은 회로를

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  논리회로실험 예비보고서9

  기록과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변. 대표적인 RAM의 종류에는 DRAM, SRAM이 있다. ... 실험절차 및 예상결과-실험1) 2-bit RAM① 74HC00(2 input NAND gate)와 74HC03(Quad를 이용하여 위와 같은 회로를 구성한다.② 아래표의 왼쪽 부분과 ... OE0=1, OE1=0, IN0=1, IN1=0은 A를 읽고 A에 쓴다는 입력이고 WR1=1, WR0=0이므로 위 회로도의 S-R 래치부분을 따라가보면 74HC03의 2번 입력으로

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  논리회로실험 예비보고서6

  -순서논리회로: 입력의 조합만으로는 출력이 정해지지 않는 논리 회로로, 현재의 내부 상태와 입력에 의해 출력의 상태가 정해지는 기억 작용이 있는 논리 회로이다. ... 실험에 대한 이론·조합논리회로와 순서논리회로의 비교-조합논리회로: 적어도 하나의 출력 채널과 2개 이상의 입력 채널을 가지며, 입출력 모두 이산 상태의 값을 가지고 있고, 각 출력채널의 ... 순서논리회로의 출력은 입력과 순차회로의 현재 상태에 관한 함수로 현재 상태는 기억소자에 의해 주어진다.

  리포트 | 11페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  울산대학교 디지털실험결과24 디지털 조합 논리회로와 순서 논리회로

  디지털 조합 논리회로와 순서 논리회로학번 : 이름 :디지털 실험 24장. 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :1. ... 검출하기 위한 순서 논리회로(12조 조원 실험 사진 참고)입력(AB)1*************11111001출력00010000010표 24-2 입력순서와 출력⑤ NAND와 NOR ... 나왔으며 조합회로의 특성을 알 수 있는 실험이 됐다.두 번째 실험은 동기식 순서회로이다.

  리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  논리회로설계실험 5주차 Encoder 설계

  이러한 과정에서 논리회로설계에서 중요한 Encoder에 대해 더욱 깊게 이해할 수 있었다.

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로설계실험 4주차 MUX 설계

  1) Objective of the Experiment(실험 목적)이번 실험의 목적은 4:1 MUX와 1:4 DEMUX를 강의 시간에 배운 2:1 MUX와 1:2 DEMUX의 modeling 방법과 skeleton code를 참고하여 구현하는 것이다. 이때 구현은 세가..

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  디지털회로실험 논리게이트 실험 레포트

  디지털회로실험실험보고서제목 : 기본 논리 게이트(NOT, AND, OR)일반 논리 게이트(NAND, NOR, 버퍼)1. ... 인가한다.- 버퍼 게이트 회로도에서 (+)단자와 (-)단자에서 각각 1개의 선을 연결했을 때 4개의 입력과 출력이나오는데 이때, 입력에 따른 출력을 확인한다- 버퍼 게이트 회로에서 ... 입력의 곱의 반대가 출력이 되는 이론.- NAND 게이트 회로에 전원 공급기로 케이블을 연결하여 5[V]의 전압을 인가한다.- NAND 게이트 회로에 (+)단자와 (-)단자에서 각각

  리포트 | 9페이지 | 1,500원 | 등록일 2020.12.13

  다운로드 장바구니