"논리회로실험결과" 검색결과 61-80 / 3,138건

• 

  디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 실험 과정 및 실험 결과2. 실험 결과 분석3. 결론1. ... 이 회로에서는 CLK가 HIGH가 될 때 Q의 값이 이전의 값의 보수값을 취하는 것을 확인 할 수 있다.2. 실험 결과 분석Gated D Latch를 결선하는 실험이다.

  리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 5 Decoder & Encoder

  실험 과정 및 결과 실험 1) 2X4 Decoder이번 실험은 4개의 AND gate와 2개의 NOT gate를 1개의 74HC04(NOT gate)칩과 1개의 74HC08칩(2-input ... 두 입력의 조합(=4개)에 따른 출력 결과 값(개)이 위의 Truth Table이다. 이는 예비보고서의 예상 결과와 같다. ... 실험 2) BCD to Decimal Decoder실험 2는 74HC42칩(BCD to decimal decoder (1-of-10))을 이용하여 4비트의 조합으로 표현하는 10진수

  리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서9

  실험 결과결선도회로? ... 실험 결과결선도회로? ... 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서4

  도출된 결과로 진리표를 작성해 보았더니 이는 세 번째 실험의 예상 결과와 반대였다. ... 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명 ... 그러므로 세 번째 실험의 회로와 네 번째 실험의 회로는 서로 대조되는 회로이다. 실험4는 Active Low이고 실험3은 Active High라고 할 수 있다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서5

  결과로써, 4Bit의 2진 코드를2 ^{4}개의 서로 다른 정보로 바꾸어주는 조합논리회로이다. ... 결과로써, active low상태에서 10진수를 입력으로 받아들여 2진수인 BCD코드로 변환해주는 조합논리회로이다. ... 10진 / Excess-3 코드’를 구성한 회로의 결과로써, 10진수를 입력으로 받아들여 2진수인 Excess-3 코드로 변환해주는 조합논리회로이다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

  Logic gates를 이용하여 입력에 따라 원하는 결과가 출력되는 회로를 만들 수 있다.1) 실험 과정 및 결과실험1- AND gate 실험결과결선도 [실험(1), 실험(2)]실험 ... 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명 ... 그런데 실험을 통해 얻은 값과 결과가 같다.즉, 2-input gate로 3-input gate와 같은 결과를 얻도록 회로를 구성할 수 있었다.실험2ResultA=0V, B=0VA=

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서3

  나아가 2비트를 계산하는 연산 회로를 직접 만들고 원리를 이해한다.3. 논리회로가 취급하는 데이터와 우리가 사용하는 데이터의 관계를 이해한다.1) 실험 과정 및 결과실험1? ... 가산기와 감산기0) 실험 목적1. 논리 게이트를 이용하여 간단한 연산 회로를 직접 만들고 원리를 이해한다.(반가산기, 전가산기, 반감산기, 전감산기)2. ... 실험 결과- 전원의 연결, 회로의 구성을 준비한 결선도와 조금 다르게 수행했다.- 결선도에는 회로 모두 부하저항(Load Resistance)이 없지만 실험을 수행한 회로에는 부하저항이

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서7

  실험 결과회로도결선도? ... 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명 ... RAM이 어떻게 이용될 수 있을지 생각해본다.1) 실험 과정 및 결과실험1?

  리포트 | 6페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 설계결과보고서

  Key0를 눌렀다 떼면 T F/F에 클럭이 들어가고, 결과적으로 출력 Q가 반전된다. ... 세부 회로1) CLOCK Divider 우리가 사용한 FPGA에는 50MHz를 기본 주파수로 출력하는 내부 핀이 있다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.10.24 | 수정일 2021.10.26

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 7 -Shift register

  실험 과정 및 결과실험 1) 6-bit Shift Right Register사진1~사진8은 클럭을 인가한 후 매 1초마다의 사진이다. (1Hz)⇒사진에서 볼 수 있듯이 데이터가 순환되지 ... 위의 회로도와 같이 회로를 구성한다.(1개의 2-input NAND gate를 1개의 74HC00칩(2-input NAND gate)을 사용해서 표현하고, 6개의 J-K Flip-Flop을 ... 클럭(사각파,1Hz )을 인가하여 Right Shifting이 되는지 결과를 확인한다.

  리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 4 Multiplexer & Demultiplexer

  실험 과정 및 결과 실험 1-1) 4x1 멀티플렉서 (NAND gate:74HC20과 NOT gate:74HC04를 이용한 회로)이번 실험은 5개의 4-input NAND gate( ... (Enable) 값이 High일 때는 회로가 정상 작동하지 않았으며 Low일 때는 회로가 정상 작동하였다. 모든 입력의 결과가 오른쪽 위의 Truth table과 같았다. ... 실험 1-2) Dual 4-Input 멀티플렉서 (74HC153를 이용한 회로)

  리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 3 Adder & Subtracter

  첨부한 실험의 결과사진은 두 개의 다이오드의 불이 꺼지고 켜지는 4개의 경우를 찍었다. ... 실험 과정 및 결과 실험 1) 반가산기(Half Adder) 구성XOR gate(74HC86)과 AND gate(74HC08) 하나씩을 이용하여 반가산기(Half Adder)를 구성하였다 ... 실험 2) 전가산기(Full Adder) 구성실험 1에서 구성한 두 개의 반가산기와 하나의 OR gate(74HC32)로 전가산기를 구성하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 4번 실험 Multiplexer & Demultiplexer 결과보고서

  실험 과정 및 결과 분석멀티 플렉서 1번 실험멀티 플렉서 1번 실험 회로 결선도 (예상)멀티 플렉서 1번 실험 스케메틱1. ... 즉, 멀티플렉서란 이러한 멀티플렉싱 기능을 수행하는 조합논리회로인데, 복수의 입력선 중 하나를 선택하여 그 선의 정보를 하나의 출력선으로 보낼 수 있게 하는 소자다. ... 논리회로실험4 강의노트 6쪽과 같이 Enable 입력을 갖는 4×1 MUX에 다음과 같은 입력이 들어왔을 때, 알맞은 출력을 작성하고 분석하시오.입력출력ES1S0D3D2D1D0Y00011000000111110010110100110101010101100110001001101100Enable

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 5번 실험 Decoder & Dencoder 결과보고서

  실험 과정 및 결과 분석1번 실험1번 실험 회로 결선도1번 실험 스케메틱1. ... 사전 예상과 정확히 일치했다.3번 실험 예상 결과와 비교3번 실험의 경우, 3개의 소자를 사용하는 만큼 다소 복잡했으나 마찬가지로 회로 구성이 일치하는 것을 확인했다.결과는 성공적으로 ... 실험 회로 결선도4번 실험 스케메틱1.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 10 DA & AD Converter

  우리 조는 회로에 대해 충분한 이해를 하고 실험을 진행하여 진행에 문제점이 없었다. ... 고찰 이번 실험은 D/A Converter (Digital to Analog Converter)와 A/D Converter (Analog to Digital converter) 회로의 ... 실험 과정 및 결과실험 1) DAC (Digital to Analog Converter)(1) single pulse clock으로 single pulse를 가하여 D/A Converter의

  리포트 | 12페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  [A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서

  이용하여 구성된 회로이다. - 조합논리회로 : 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 회로이다. - 순차논리회로 : 입력과 현재의 상태에 의해 출력이 ... 특히 논리적이고, 계산이 가능한 쉬운 모델 로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다.  회로의 종류 - 논리회로 : 논리 게이트를 ... 결정되며 조합논리회로와 달리 메모리 에 회로의 상태를 저장하는 회로이다.  Boolean Algebra(부울 대수) 이진 변수의 논리 동작을 다루는 산술연산 ① Boolean product

  리포트 | 11페이지 | 2,500원 | 등록일 2023.02.28

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

  디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. ... 실험개요1) 4비트 곱셈기의 구조와 원리를 이해한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. ... 실험 결과 및 분석1) 각자가 설계한 Block을 Xilinx ISE로 합성하고, FPGA에 다운로드 한 후 동작을 검증한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 6번 실험 Latch, Flip-Flop 결과보고서

  래치 회로는 궤환 기능이 있어 기본적으로는 플립플롭 회로와 같은 기능을 수행하나, 클록을 사용하지 않는다는 점에서 비동기식 순서 논리회로다. ... 실험 과정 및 결과 분석1번 실험1번 실험 회로 결선도1번 실험 스케메틱1. ... 역술하자면 플립플롭은 동기식 순서 논리회로라고 할 수 있겠다. 좀 더 정확히 서술하자면 이들은 클록 신호가 1이 아니면 작동하지 않는다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과

  논리회로설계실험 프로젝트 #1BCD to 7 segment 가산기1. ... 그 다음 테스트 벤치에 주어진 문제들을 대입하여 결과를 확인해본다.2. ... 설계 결과1) 소스코드BCD adder1bit adder- 구조적 모델링을 사용하여 bcd 가산기를 설계하였다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 설계계획서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명

  리포트 | 3페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니