"vhdl 계산기" 검색결과 41-60 / 125건

• 

  VHDL-Pre lab - Mbit 가산기와비교기 !! (A+리포트 보장)

  그러나 이와 같은 이진병렬가산기는 아랫단의 계산이 완료되어야만 그 자리올림을 윗단이 입력으로 받아 계산을 할 수 있으므로 전체 계산시간이 많이 걸린다는 단점을 갖는다. ... adder 에 대해서 알아보도록 하자.반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림 6-2에 나타낸 것과 ... 실험 목적M-bit 가산기와 비교기에 대해 공부하고, 각각의 4bit Fullader와 4bit comparator를 이용하여 8bit 가산기 및 비교기를 VHDL code로 디자인

  리포트 | 17페이지 | 2,500원 | 등록일 2009.06.29

  다운로드 장바구니
• 

  VHDL에 관하여

  VHDL 소개HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것을 ... 그럼 VHDL의 특징에 대해 자세히 살펴보자.(4) VHDL의 역사적 배경보다 대형화 및 복잡화하는 소프트웨어를 설계하기 위해 초창기 어셈블리 언어에서 지금은FORTRAN,PASCAL ... 않는 기술 독립적 형태를 제공 : 특정 설계 기 술이나 제조 공정과는 무관하게 제품을 설계할 수 있다.③ 상위 레벨 언어 형태의 제공 : VHDL은 고급 프로그래밍 언어(HLL,

  리포트 | 8페이지 | 1,000원 | 등록일 2013.01.24

  다운로드 장바구니
• 

  한화 테크윈 합격 자소서

  그 당시 캐드라는 프로그램이 없었을 때, 계산기만을 이용하여 계산 할 수 있던 사람은 우리나라에 5명밖에 없었는데 그 중 한명이 바로 제 아버지셨습니다. ... 이 수업에서는 VHDL의 기초 문법과 그 문법을 활용하는 방법을 주로 배우는 수업 이였습니다. ... 학기 마지막에 실시한 이 프로젝트는 수업에서 배운 문법을 이용하여 전자시계를 VHDL 프로그램 코딩으로 구현 하는 것 이였습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2016.11.04

  다운로드 장바구니
• 

  2018 KPX전력거래소 전산직,IT직 합격 자소서,자기소개서

  채팅 프로그램과 계산기를 구현해보았고, 여러 가지 실습을 해보았습니다. ... 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했지만, VHDL은 제가 생각한대로 되지 않았습니다. ... 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. 하지만 마감일까지 완성을 못했습니다.

  자기소개서 | 3페이지 | 8,000원 | 등록일 2017.02.27 | 수정일 2018.05.18

  다운로드 장바구니
• 

  03 논리회로설계실험 결과보고서(병렬가산기)

  코드3) Wave Form4) 결과 분석이번엔 VHDL을 이용하여 병렬 가산기를 설계하였다. ... 200ns동안 유지되는 이유는 테스트벤치에서 ‘wait for 100ns’ 구문 때문이다.실험 1. 10비트 병렬 가산기를 설계하시오(2) VHDL 코딩1) 소스코드2) 테스트 벤치 ... 테스트벤치를 설계 한 후, Wave Form 으로 결과를 확인하였다.100ns마다 a와 b의 값이 바뀌면서 sum 값이 a와 b의 합으로 변하는 것을 확인 할 수 있다.203,192 계산이

  리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

  다운로드 장바구니
• 

  VHDL로 구현한 8bit Full Adder

  VHDL실습 2주차 Report-18bit full Adder담당교수 :담당조교 :8bit Full Adder1-2 1.진리표(상태표), 논리식, 필요한 그래프, 표 등 2.그에대한설명8bit ... 두 번째 반가산기의 출력S는 첫 번째 반가산기의 출력과을 Exclusive-OR한 것이다.? ... S는 합을 나타내며은 발생하는 캐리를 나타낸다. 3비트의 합을 계산하여 앞의 bit는으로 나타내며, 뒤의bit는 S로 나타낸다.입력출력ABS0000000101010010111010001101101101011111

  리포트 | 7페이지 | 2,000원 | 등록일 2010.12.27

  다운로드 장바구니
• 

  병렬 가산기 설계 예비보고서

  실험 목표 - VHDL 라이브러리의 기본적인 문법을 이해하고, 전가산기를 이용하여 병렬가산기를 설계한다.2. ... - 계산 결과가 9를 초과하면 결과값에 6(0110)을 더한다. - 실험 2. 10비트 병렬 가산기를 설계하시오. ... (1) VHDL 코딩 1) 방법1library IEEE;use IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_unsigned.all; entity

  리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

  다운로드 장바구니
• 

  [디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

  또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 코딩 방법을 익히고 동작 확인 과정을 통해 시뮬레이션 툴의 사용법을 익힌다.3. ... RCA에서 가산기의 각 비트는 아래 비트로부터 carry 출력을 기다려야 하고, CLA에서, 모든 carry 출력은 미리 예측하여 한 번에 계산된다. ... SM 방식은 최상위 bit를 수의 부호를 표현하는데 사용하는 방법으로 표현은 간단하지만, 실제로 계산을 해보면 결과 값이 맞지 않아 계산 후에 보정을 해줘야하는 단점이 있다.

  리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

  다운로드 장바구니
• 

  논리회로설계실습-비교기-MUX-ALU-결과보고서

  그 후 process문을 사용하여 동작적 모델링 VHDL 표현 방식으로 코드를 작성하였다. case문을 사용하여 각각의 기능 선택 비트의 경우에 따라 수행하는 연산을 출력 Y값으로 ... 보게 되면 가장 왼쪽 0은 무시하고 계산결과를 확인하기로 한다. ... 계산값을 명확히 파악하기 위하여 이진수 (십진수) 형태로 표기하였다.표 1.

  리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  논리회로실험 - 제 3장 4bit Carry Lookahead Adder를 이용한 가산기 설계 결과 보고서

  VHDL의 특성상 2비트가 넘어가면 순차적으로 계산을 해야한다. 순차적으로 계산을 하면 올림수(Carry)가 발생하여 계산 속도가 늦어지게 된다. ... Introduction가산기와 감산기의 흐름을 이해하고 가산기와 감산기의 순차적 구성을 이해해서 어떻게 하면 더 효과적으로, 더 빠르게 계산을 할 수 있는지 생각해본다. ... 따라서 입력을 받아서 순차적으로 계산을 하는게 아니라 한번에 모든 비트를 계산하는 방법을 설계해보도록 한다. 4bit Carry Lookahead Adder를 이용하여 가산기를 설계해

  리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  02 논리회로설계실험 예비보고서

  반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 동작적 모델링과 자료 흐름 모델링으로 설계한다.그리고, 각 가산기의 논리회로를 그려본다.2. ... 따라서 반 가산기는 두 자리 이상을 계산할 때 사용할 수 없다.아랫자리에서 올라온 자리올림을 함께 덧셈하여 두자리의 합을 계산하고, 자리올림을 다음 자리에서 함께 계산되게 하는 회로를 ... 입력되는 조합은 다음과 같은 4가지 경우만 발생한다.0+0000+1011+0011+110(2) 전가산기Full adder, 2진수 한 자리만 계산 할 수 있는 반 가산기는 덧셈을

  리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

  다운로드 장바구니
• 

  논리회로실험 2014 Calculator

  연산 결과를 LCD에 출력하는 계산기를 설계한다.2. Background이번 실험은 4bit의 16진수 입력을 받아 연산 결과를 LCD에 출력하는 계산기를 설계하는 것이었다. ... 계산기에 사용되는 스위치는 총 5개의 push switch와 1개의 dip switch가 사용된다.[ 그림 1 ] switchRov-lab3000 이용하여 설계한 계산기의 연산 결과는 ... LCD에 다음과 같이 출력된다.[ 그림 2 ] 계산기 동작 방식계산기의 동작은 dip switch를 이용하여 원하는 숫자를 입력하고 load_operand1 스위치를 누르면 operand1이

  리포트 | 22페이지 | 1,000원 | 등록일 2014.11.05

  다운로드 장바구니
• 

  [논리회로실험] 실험3. VHDL을 이용한 가산기설계2

  VHDL을 이용한가산기설계2(CLA)담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.07.Introduction'Ripple Carry Adder'의 ... 그런 뒤 위의 식들을 VHDL을 이용해서 아래와 같이 구현하였다.G ... 위에서 구한 G와 P를 이용해서 carry를 미리 계산하는 부분이다.

  리포트 | 22페이지 | 2,500원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  논리회로실험 설계 보고서

  Q를 한 비트 씩 꺼내면서 계산을 하ed Integer Multiplication 방식? ... FPGA board에 설계한 코드를 load한 후 회로로 구현하여 곱셈기의 동작을 눈으로 확인하여 본다.vhdl에 대한 기본적인 설명- HDL은 Text editor, Compiler ... Unsigned Integer Multiplication첫 번째로 조사한 알고리즘은 부호가 없는 정수의 곱셈기 이다.

  리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

  다운로드 장바구니
• 

  디코더, 인코더 설계 예비보고서

  수 없다.)- 7세그먼트 표시 장치는 특히 한 획이 직사각형으로 만들어지는 경우가 많은 LED에서 널리 쓰이며, 획의 제한이 없는 LCD에서도 대비가 높고 인식하기 쉽기 때문에 계산기 ... 예비 이론(1) 디코더(Decoder)- 해독기라고도 하며, 인코더의 역동작 회로이다.- N비트로 된 2진 코드는 서로 다른 정보 2n개를 표현할 수 있다.- 디코더는 입력선에 나타나는 ... 등에서 자주 쓰인다. 7세그먼트 표시 장치가(2) BCD to 7 segment Decoder- 4비트로 구성된 BCD값을 입력으로 받아 7세그먼트 표시기에 사용되는 a, b, …

  리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

  다운로드 장바구니
• 

  [논리회로실험] 실험2. VHDL을 이용한 가산기설계1

  VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02.Introduction조합회로의 특징과 기본적인 VHDL ... 이들의 계산을 진리표로 나타내면 아래와 같이 표현할 수 있다.표 SEQ 표 \* ARABIC 1 1bit 전가산기 진리표입력출력xycisco0*************00110110010101011100111111 ... 그리고 carry out은 계산 결과 2이상의 수가 되어서 그 다음자리에 자리 올림을 주는 것을 의미한다.

  리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  결과보고서 #5

  이것들을 VHDL의 Subprogram 문법인 function과 procedure를 이용해 설계할 수 있고, Xilinx ISE를 통해 실제 동작을 확인한다.2. ... 가산식은 함수로, 감산식은 프로시저로 구현하였고, 출력값의 bit는 입력값보다 1bit 크게 하였다. bit 크기를 맞춰주기 위해 입력값에 를 역시 붙여주었다. ... (테스트벤치는 실습시간과 동일)- 실습시간에 작성한 프로시저문은, 손으로 직접 계산하는 방법(보수를 취하고 1을 더해준다)을 따라서 작성한 코드로 한눈에 알아보기 어려운 점이 있었다

  리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  VHDL을 이용한 가산기설계 2

  VHDL을 이용한 가산기설계 2 B반 5조 2009312075 차승현 2013. 04. 10 Introduction 5주차 실습이었던 가산기 설계 실습은 저번 주 실험과 주제는 일치하였다 ... 뒤에서부터 차례대로 계산을 할 필요없이 변수들만으로도 미리 결과값을 예측할 수 있다는 점이었다. ... 실습은 Fulladder만의 연계를 통해 결과를 출력한 것과 달리 Fulladder의 연계와 함께 Lookahead Carry Generator를 통해 각각의 FA연산에서 변수들을 계산하여

  리포트 | 19페이지 | 2,000원 | 등록일 2014.06.10 | 수정일 2022.11.07

  다운로드 장바구니
• 

  05 논리회로설계실험 예비보고서(조합회로)

  실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure에 대해 알아보고 이를 이용하여 ALU를 설계해본다.2. ... 두 숫자의 산술연산, 논리연산을 계산하는 디지털 회로이다.대부분의 ALU는 다음의 연산을 수행할 수 있다.정수형 산술 연산 (덧셈,뺄셈, 곱셈, 나눗셈)비트 논리 연산 (AND, NOT ... 예비 이론(1) 비교기두 이진수의 크기를 비교하는 조합 논리회로로 비교를 통해서 생성되는 결과는 AB, A=B 가 있다. 비교기를 N개 사용하여 N비트 비교기를 만들 수 있다.

  리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

  다운로드 장바구니
• 

  [3주차] Adder_Subtractor

  4bit_array의 입력신호 두 개와 1bit의 carry_in을 받아 4bit_array의 출력신호 하나와 1bit의 carry_out을 출력하는 계산기로서 아래와 같은 구조를 ... VHDL을 이해하고 ISE webpack을 이용하여 VHDL code를 작성하고 simulator를 이용하여 정상작동 여부를 확인한다.? ... Source & Result1) VHDL source1.

  리포트 | 16페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니