"ALU" 검색결과 21-40 / 1,214건

• 

  ALU 중간프로젝트

  ; output set; alu_1bit alu0( .a(a[0]), .b(b[0]), .less(set_wire), .alu_sel(alu_sel), .b_inv(b_inv ... _1bit alu_1bit alu1_31( .a(a[i]), .b(b[i]), ... ////////////////////////////////// top module //////////////////////////////////////////module top_alu

  리포트 | 5페이지 | 2,000원 | 등록일 2012.04.20

  다운로드 장바구니
• 

  디지털공학실험 05. 가산기 ALU 예비

  실험목적반가산기와 전가산기의 원리를 이해한다.반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부상용 ALU의 기능을 이해상용화된 4비트 ALU를 이용하여 두수의 가감산을 ... 실험함으로써 ALU의 동작과 응용 확인이론.반가산기1비트의 이진수를 표시된 두 수를 합하여 그 결과를 출력하는 가산기를 반가산기라고 한다. ... 두 개의 ALU를 직렬로 접속하면 8비트 연산도 가능하며 이떄 연산속도를 높이기 위해 자리올림 전송단자와 자리올림 발생단자를 사용할 수 있다.

  리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01

  다운로드 장바구니
• 

  디지털공학실험 05. 가산기 ALU 결과

  실험사진[ 반가산기 실험회로 A-L, B-H 일때 C-L, S-H ][ 전가산기 실험회로 8번째, 7번째 2번째 실험 사진]결과보고 및 검토ABCSLLLLLHLHHLLHHHHL[ 표 6-6 반가산기 회로의 진리표]ABCiCSLLLLLLLHLHLHLLHLHHHLHLLLH..

  리포트 | 2페이지 | 1,000원 | 등록일 2017.06.29

  다운로드 장바구니
• 

  결과보고서 - NH800 을 위한 ALU Decoder

  ALU_op[2]=SUB;assign ALU_op[3]=SBC;assign ALU_op[4]=AND;assign ALU_op[5]=OR준다. ... ( opcode, ALU_op );input [7:0] opcode;output [15:0] ALU_op;wire Type0, Type7, Type10;wire [2:0] Type_sel ... INC신호는 세부 INC신호 3개를 묶어서 만들고 DEC신호는 세부 DEC신호 3개를 묶어서 만든다.assign ALU_op[0]=ADD;assign ALU_op[1]=ADC;assign

  리포트 | 8페이지 | 2,000원 | 등록일 2017.11.08

  다운로드 장바구니
• 

  완전한 ALU logic을 gate로 설계하라

  표 4.8 (그림4-13)의 완전한 ALU logic을 gate로 설계하라. ... (Quartus로 그리기)산술 논리 시프트 장치(ALU logic)를 Gate로 그린 설계도Logic diagram (그림 4-10)4비트 산술회로 (그림 4-9)4X1 MUX (4

  리포트 | 1페이지 | 1,000원 | 등록일 2015.01.27

  다운로드 장바구니
• 

  C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제

  ALU 란 ? ... C 기반 ALU 설계 Team A.L.UPart 1 . 설 계 개요 Part 2 . 설계 회의록 (1, 2, 3 차 ) Part 3 . ... Contents Welcome to the world of A.L.U설계개요 산술 , 로직연산을 수행하며 , 제어신호를 통해 제어할 수 있는 프로세서 계산담당 기본 unit 인 ALU

  리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28

  다운로드 장바구니
• 

  verilog - 16bit ALU , ALU based on Adder 구현

  구현할 ALU based on Adder 의 블록도 (16bit)ALU_based_on_ADDER▶ 게이트 레벨 표현으로 구현한 16비트 ALU 코드 (모듈명 : ALU16bit)▶ ... tb_ALU_based_on_ADDER)▶ ALU_based_on_ADDER의 Gate Level Simulation 결과 ... ALU based on Adder: ALU의 입력 = Xi, Yi: ADDER의 입력 = Ai, Bi(이 전 과제의 modified CLA adder의 입력을 A, B로 구현하였기

  리포트 | 6페이지 | 1,500원 | 등록일 2013.06.23

  다운로드 장바구니
• 

  Digital Design(16Bit ALU)

  Developement Tool : 크로스 컴파일러(arm-linux-gcc 4.4.1)VM Ware를 사용하여 가상 OS(Ubuntu)를 설치하고 Linux기반의 Android 개발환경을 조성한다.설치 후 root 계정을 이용하여 로그인을 한다.( ID : root ..

  리포트 | 7페이지 | 3,000원 | 등록일 2013.06.09

  다운로드 장바구니
• 

  16비트 ALU

  로지웍스(logicworks)로 구현한 16비트 ALU입니다.

  리포트 | 1,500원 | 등록일 2010.05.23

  다운로드 장바구니
• 

  논리회로실험) ALU 결과레포트

  실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 있다. ... 결 과 보 고 서12 주차실험 11 : ALU1. ... 그에 대한 f의 출력 값을 알아보는 과정이다.5 ) ALU 회로 Modelsim 파형 확인- ALU 회로의 Wave 형태- Input 의 변화에 대한 Output f[5..0]의 변화

  리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  ALU의 Structural구조와 Behavioral구조의 비교

  디지털공학projectStructural`timescale 1ns / 1psmodule ALU(input [31:0] A,B,input [2:0] control_signal,output ... 이 그림은 setting을 vlance로 돌려 본 결과을 나타낸 것이고 area와 speed로 돌려본 결과 vlance와 차이를 보이지 않았다.Behavioralmodule ALU1

  리포트 | 8페이지 | 1,000원 | 등록일 2013.10.29 | 수정일 2016.04.24

  다운로드 장바구니
• 

  [실험4]오실로스코프, 함수발생기(ALU, FG-1882) 실험

  실험목표ALU의 함수발생기의 사용법을 숙지하여 실험에 임한다(주파수, 전압, 파형조정)FG-1882가 ALU의 Simple F.G 와는 다르게 구체적인 파형의 접압을 만듦을 확인해라.오실로스코프를

  리포트 | 4페이지 | 1,000원 | 등록일 2017.10.01

  다운로드 장바구니
• 

  LogicWork를 이용한 ALU 설계

  FILE:ALU_report.hwp처음 16비트 레지스터를 구현하기위하여 JK플립플롭을 완성 하였다.위의 D_ALU, DR,AC는 16 비트 레지스터로써 D_ALU는 OUT 되는 것이고

  리포트 | 2페이지 | 1,000원 | 등록일 2010.12.20

  다운로드 장바구니
• 

  SOC설계및실습 Mux~ALU Report

  SoC 설계실습 ReportMux4x1~ALU제출일담당교수학과학번이름1. ... ALU와 Simple porcessor구조산술 논리 연산 장치의 구성은 덧셈을 위한 가산기를 중심으로 연산에 사용되는 데이터와 연산 결과 등을 임시적으로 기억하기 위한 레지스터, 보수를

  리포트 | 9페이지 | 2,000원 | 등록일 2014.06.20

  다운로드 장바구니
• 

  VHDL을 이용한 ALU 설계

  일반적으로 ALU는 입력된 연산자와, 현재 더해지고 있는 연산자, 누산기에 저장된 결과, 그리고 시프트된 결과들을 저장하기 위한 공간을 가지고 있으며, ALU내의 비트의 흐름과, 그 ... Background- 산술논리 연산장치 ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리동작을 담당한다. ... ALU Function TableS4S3S2S1S0CinOperationFunctionImplementation block0000000000000000000000***********

  리포트 | 9페이지 | 2,000원 | 등록일 2010.10.14

  다운로드 장바구니
• 

  [논리회로실험] 실험6. ALU kit

  'ALU'의 구조는 아래와 같다.그림 SEQ 그림 \* ARABIC 1 ALU의 구조위의 구조를 보면 알 수 있듯이 'ALU'의 역할은 크게 '논리연산', '산술연산', '시프트연산 ... 'ALU'(Arithmetic and Logic Unit)이다. ... 실험에서는 이보다 조금 더 심화된 내용인 VHDL로 설계한 'ALU'를 직접 Kit에 입력하고 작동을 확인해봤다.

  리포트 | 25페이지 | 2,000원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  Logic Works를 이용한 ALU를 기반의 사칙연산 계산기 구현

  Logic Works를 이용한 ALU를 기반의 사칙연산 계산기 구현[ 목차 ]1. 프로젝트 목표21.1. 설계 목적21.2. 프로그램 개요22. 프로그램 설계22.1.

  리포트 | 31페이지 | 3,000원 | 등록일 2016.08.16

  다운로드 장바구니
• 

  논리회로실험) ALU 예비보고서

  예 비 보 고 서12주차실험 11 : ALU1. 실험 목적- ALU 의 원리를 이해하고, 특성을 실험으로 익힌다.2. 기본 실험 이론* ALU 란 무엇인가? ?? ... 이를 ALU가 받아 인식하고, 이 연산코드가 나타내는 연산을 수행한다. ... 이 때 ALU 내의 흐름과 그 연산들이 게이트 회로에 의해 통제가 된다.

  리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  산술논리회로(ALU)

  산술논리회로(ALU)Project 목표 ALU를 설계하면서 ADDER, MUX 등의 회로를 익힌다. ... = in_a + in_b; when 01 = --- SUB alu_out = in_a - in_b;when 10 = --- INC alu_out = in_a + '1'; when ... 11 = --- DEC alu_out = in_a - '1'; when others = alu_out = in_a; end case; --- logical operation elsif

  리포트 | 11페이지 | 1,000원 | 등록일 2010.05.11

  다운로드 장바구니
• 

  인하대학교 디지털시스템설계 (verilog) 32bit ALU 설계

  ALU의 구조와 동작방식에 대해 알아본다.3. Hierarchical 구조 모델링을 익힌다8. ... Set값이 top_ALU에서 출력값으로 정의가 되므로 굳이 wire로 처리할 필요가 없다고 생각했으나 이는 매우 잘못된 생각이었다.

  리포트 | 12페이지 | 2,000원 | 등록일 2017.01.06 | 수정일 2018.03.24

  다운로드 장바구니