"회로 설계" 검색결과 321-340 / 21,670건

• 

  (A+) 중앙대학교 전자회로설계실습 3 Voltage Regulator 설계

  (전압원은 VSIN/SOURCE, diode는 D1N914/EVAL, 변압기는 XFRM_NONLINEAR/BREAKOUT 이용)회로와 설계 과정(수식 등)1. data sheet를 ... 조사한다.Pspice model editor에 들어가 datasheet를 확인한다.BV(Breakdown voltage)가 100V라는 점을 인지하고 회로 설계에 들어간다.또한 VJ가 ... C의 크기를 설계한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.03.01 | 수정일 2022.03.07

  다운로드 장바구니
• 

  전자회로실험1 예비보고서 JFET 바이어스 회로 설계

  고정 바이어스 회로우리가 흔히 설계해 보는 회로이다.이를 Gate Bias라고 부르며, 가장 좋지 않은 Bias 회로라고 할 수 있다.소자와는 관계없는 일정한 바이어스 전압, 전류를 ... Self 바이어스 회로JFET에서 흔히 사용되는 구조이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 7. RC회로의 시정수 측정회로 및 방법설계

  서론RC회로의 시정수를 측정하는 회로와 방법을 설계한다. 또한 다른 전압들에 대한 이해를 하면서 RC회로를 이해하고 오실로스코프의 사용방법을 더욱 익힌다. ... RC회로의 시정수 측정회로 및 방법설계요약 : 먼저 DMM의 내부저항을 측정하여 10.05의 값을 얻었다. DMM으로 큰 저항의 전압을 측정하는 것에 유의해야함을 알 수 있었다. ... 설계실습 계획서에서 설계한 대로 입력사각파(CH1)와 저항전압(CH2)을 동시에 관측할 수 있도록 연결하고 파형을 저장하여 제출하라.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.09.04

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계 A+ 예비보고서

  실험계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor가 1인 bandpass filter를 설계하라 ... 단위는 rad/s이다.대역폭은 (1.62-0.62)X = [rad/s]이다.설계한 회로는 다음과 같다.전달함수의 크기와 위상차를 주파수의 함수로 EXCEL을 사용하여 linear-log ... 또 Q-factor가 10인 bandpass filter를 설계하라.

  리포트 | 7페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

  다운로드 장바구니
• 

  [예비보고서]중앙대학교 전기회로설계실습 Thevenin등가회로 설계

  목적●Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다2.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.10.05

  다운로드 장바구니
• 

  논리회로설계실험 스탑와치(stopwatch) 레포트

  논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. ... 즉 순차회로는 조합회로와 메모리를 합친 것이다.이는 순서논리회로, 프로토콜, 컴퓨터, 컴파일러 등의 동작을 표현, 이해, 설명하고 설계하기 위한 체계적이고 수학적인 방법의 틀을 제공한다 ... 지금까지 배웠던 모든 설계 실습을 총망라 할 수 있는 스톱워치를 설계한다.2) 설계 목표VHDL을 이용하여 스탑워치를 만든다.

  리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  [A+] 전기회로설계실습 결과보고서 9. LPF와 HPF 설계

  커패시터의 용량 : 10.77 nF4.1 실험계획서에서 설계한 LPF, HPF를 조교에게 확인 받을 것.▲ LPF 회로 ▲ HPF 회로4.2 (LPF) 가변저항을 설계한 저항으로 조절하라 ... LPF와 HPF 설계제출날짜 : 2021.11.22*코로나로 인한 대면수업 불가로 실험조교의 강의영상을 참조함요약이번 실험을 통해 RC회로와 RL회로를 이용하여 HPF와 LPF를 직접 ... 서론RC회로와 RL회로를 이용하여 HPF(high pass filter), LPF(low pass filter)을 설계하여, 각각의 출력전압과 입력전압을 비교해본다.

  리포트 | 7페이지 | 1,000원 | 등록일 2022.01.10

  다운로드 장바구니
• 

  [예비보고서]중앙대학교전자회로설계실습 10주차 Oscillator 설계

  (C) 설계한 Oscillator 의 동작원리를 기술한다. (이론부 참고) Oscillator 는 Positive feedback 회로이다. ... 앞서 설명한대로 v-(= )는 RC 회로를 통해 C harge 와 Discharge 과정이 반복되므로 시정수가 τ=RC 로 주어지는 1 차 RC 회로 특유의 곡선 모양을 갖게 되며 ... 회로의 동작원리를 이해하기 위하여 우선 OPAmp 의 출력전압이 L+에 있었다고 가정한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2024.03.24

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서9-4-bit Adder 회로 설계

  실습목적조합 논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. ... 정보를 기억하는 회로를 가지고 있지 않은 게이트들의 집합이다. ... 1대함수발생기 (Function generator) : 1대점퍼선 : 다수* 조합회로(Combinational circuit)출력값이 0과 1의 입력값에 의해서만 결정되는 회로이다

  리포트 | 4페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  A+ 전자회로설계실습_Op Amp의 특성측정 방법 및 integrator 설계

  Op Amp의 특성측정 방법 및 integrator 설계목적 Op Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.설계실습 계획서Offset ... V/V) 인 Inverting Amplifier를 설계하고 회로도를 제출한다.아래는 순서대로 Gain이 100(V/V)인 Inverting Amp의 회로도, Gain이 1000(V/ ... 의 1 KHz 구형파를 인가했을 때 4 Vpp의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.설계한 Integrator식은

  리포트 | 10페이지 | 1,000원 | 등록일 2024.08.21

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습9(4-bit Adder 회로 설계)예비보고서

  예비보고서(설계실습 9. 4-bit Adder 회로 설계)아날로그 및 디지털 회로 설계실습설계실습 9. 4-bit Adder 회로 설계9-1. ... (E) 설계한 회로 중 하나를 선택하여 2-Bit 가산기 회로를 설계한다. ... (D)에서 설계한 대로, XOR 게이트를 이용하면 회로의 많은 부분이 중첩되므로 간단하게 설계할 수 있다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습9(4-bit Adder 회로 설계)-결과보고서

  설계실습 9. 4-bit adder 회로 설계요약논리회로의 기본적인 디지털 회로라고 할 수 있는 전가산기 회로에 대해 실험을 하였다. ... 설계실습 내용 및 분석9-4-2 설계한 전가산기 회로의 구현(XOR gate)설계실습계획서에서 그린 XOR gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가하여 ... 따라서 1개의 칩을 사용하여 회로를 구성하였기 때문에 설계실습에서 설계한 회로처럼 크게 복잡한 형태는 나오지 않은 느낌이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  [전기회로설계실습]실습7(RC회로의 시정수 측정회로 및 방법 설계)_예비보고서

  [설계실습7. RC회로의 시정수 측정회로 및 방법 설계] 예비보고서이름/학번:1. 실험 목적주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.2. ... 설계하여 제출하라. ... 시계를 이용하여 충전시간을 측정하거나 방전시간을 측정하는 방법을 설계하여 제출하라.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.04.11

  다운로드 장바구니
• 

  회로이론설계: 고역통과필터,저역통과필터 설계 및 시뮬레이션

  회로이론 설계과제1고역 통과 필터 설계(High Pass Filter Design)[1] 설계과제의 목표:1. 저역/고역 통과 필터에 대한 이해2. ... CAD 도구(OrCAD-SPICE)를 이용한 설계과정과 결과위 그림과 같이 회로를 구성하고 New simulation profile을 만들고 커패시터와 저항 사이에 Voltage level ... 저역/고역 통과 필터의 설계과정에 대한 이해를 증진[2] 설계스펙1. 저역통과 필터- 차단 주파수 : 30kHz, 45kHz, 60kHz (선택)2.

  리포트 | 7페이지 | 1,000원 | 등록일 2019.11.09

  다운로드 장바구니
• 

  Mux&Decoder2차레포트 디지털회로설계

  REPORT기본로직 설계 및 시뮬레이션 검증제출일2020전 공전자공학과 목디지털회로설계학 번.담당교수.이 름.제 1장 서론1-1 1차 레포트의 필요성 및 목적1-2 오늘 실습내용의 ... 1비트 1x2 Demux Schematic , VHDL(4) 2x4 Decoder Schematic , VHDL(5) FND Decoder VHDL을 Schematic과 VHDL 설계하고 ... DE2작동 사진은 역시 없다.제 3장 요약 및 결론이번에 처음으로 스위치 제어를 통해 무언가 결과가 나타나는 5가지 실습을 진행하였고 보드에 적용 시켜보았다.실습을하다 schematic 설계의

  리포트 | 15페이지 | 2,000원 | 등록일 2022.01.05

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 결과07 RC회로의 시정수 측정회로 및 방법 설계

  설계실습 계획서 3.4(a)에서 설계한 대로 입력 사각파(CH 1)와 저항전압(CH 2)을 동시에 관측할 수 있도록 연결하고 파형을 측정하여 제출하라. ... 아래와 같이 회로를 구성하여 DMM에 걸리는 전압을 재었다. DMM이 회로에는 이 적용이 된다. 우리가 구한 이다. 를 위 식에 대입하면, Ω이 나온다. ... DMM을 이용하여 전압을 측정할 때, 측정하고자 하는 회로에 저항이 과 비슷하거나 보다 크면, 이기 떄문에, DMM에는 실제 전압보다 작은 전압이 측정되게 되므로 이 점을 조심해야

  리포트 | 6페이지 | 2,000원 | 등록일 2020.04.07

  다운로드 장바구니
• 

  [중앙대 아날로그및디지털회로설계실습]설계실습11(카운터 설계) 결과보고서

  또한 Chattering 방지회로를 설계하여 사용해보고 그 기능에 대해 알아보았다. ... 설계실습 결과(1) 비동기 8진 카운터(A) 비동기 8진 카운터를 다음 사진과 같이 설계했다. ... (C) 실험 시 사용한 chattering 방지회로는 다음과 같다.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.08.11

  다운로드 장바구니
• 

  [예비보고서]중앙대학교 아날로그및디지털회로설계실습 카운터 설계

  또한 chattering 방지 회로에 대하여 학습한다.11-2. ... 실습 목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 래치와플립플롭

  아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 ... 참고문헌- 아날로그 및 디지털회로 설계실습 교재 ... 설계실습 계획서1-3-1 RS Latch의 특성 분석(A) RS Latch의 진리표를 나타내고 아래 그림 RS Latch의 이론적인 상태도를 그린다.RS LatchSRQQ00HoldHold0101101011xxclk이

  리포트 | 3페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  [예비보고서]중앙대학교 전자회로설계실습 MOSFET Current Mirror 설계

  리포트 | 7페이지 | 1,000원 | 등록일 2023.06.23

  다운로드 장바구니