"3Gate 설계" 검색결과 201-220 / 2,383건

• 

  실습 6. 위상 제어 루프(PLL) 예비보고서

  4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (PSPISE)로 설계한다. ... 설계실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.위상 제어 루프는 두 입력의 위상 차이에 비교해 ... 위상검출기 XOR gate 의 출력단에는 VCO 와 Vref 의 차이에 비례한 (교류)전압으로 검출해준다.3.Loop Filter에서 위상 검출기에서 나온 교류 출력을 LPF로 고주파를

  리포트 | 14페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  8. 래치와 플립플롭 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  설계실습 계획서8-3-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.SRQ{bar{Q}}00HoldHold010110101100S ... supply)1대함수발생기 (Function generator)1대점퍼선다수8-3. ... 실습 준비물부품NAND gate 74HC006개Inverter 74HC043개사용장비오실로스코프 (Oscilloscope)1대브레드보드 (Bread board)1개파워서플라이 (Power

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  신상품개발관리 ) 신상품개발과 관련한 논문(학술지 포함)을 1편씩 찾으시고 찾으신 논문을 요약 정리하신후 본인이 생각하는 시사점 혹은 느낀점을 쓰십시요

  2) Stage-Gate 프로세스3) 베스트 프랙티스(Best Practice)4) CMMI5) 전체 연구 프로세스6) 수행수준 프로세스7) 지원수준 프로세스8) 프로세스 평가체계3 ... 프로세스R&D 프로세스 중에서 전 세계 기업 중 70%의 기업이 적용하고 있는 Stage-gate 모델은 아이디어 창출에서부터 출시까지를 Stage와 Gate로 분류하여 이를 통해 ... 따라서 R&D를 통해 기업은 신제품을 설계하고 기존 상품을 개선할 수 있도록 한다.R&D는 기업이 수행하는 대부분의 운영 활동과는 별개라고 볼 수 있을 정도로 분'유형별 R&D의 특징을

  리포트 | 11페이지 | 4,700원 | 등록일 2021.02.19 | 수정일 2021.02.22

  다운로드 장바구니
• 

  정실, 정보통신기초설계실습2 4주차 예비보고서, 결과보고서 인하대

  실험 목적 : Boolean Algebra와 드모르간의 법칙을 이용해 논리회로를 설계한다.3. 실험 이론 : 가. ... 기본이 되는 개념으로 AND, OR, NOT 세가지 basic gate를 사용해 식을 전개한다. ... Boolean algebra의 경우 0과 1 혹은 low와 high 처럼 오로지 두가지의 state로만 대수적인 관계를 논한다.Boolean algebra는 디지털 시스템이나 논리회로설계에

  리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  인하대 VLSI 설계 2주차 inverter

  : 얇은 산화막 위에 Poly-Si(다결정 실리콘) 층이 얹어져 Gate를 구성하는데 Chemical vapor deposition이라는 공정을 거쳐 층이 형성된다.3) P+ diffusion ... 이를 증명하기 위해 먼저 MOSFET의 전류 식을 쓰면 다음과 같다.Inverter 설계 시 기본적으로 PMOS와 NMOS에 흐르는 전류는 같아야 한다. ... 필요한 부분만 제외하고 남는 Metal은 제거한다. eq \o\ac(○,2) inverter의 이상적인 PMOS와 NMOS의 비율: PMOS의 Size를 NMOS보다 2배 정도 크게 설계한다

  리포트 | 12페이지 | 1,000원 | 등록일 2023.03.15 | 수정일 2023.03.18

  다운로드 장바구니
• 

  서울시립대 전전설2 결과레포트 2주차 A+

  Design with TTL Gates서론실험 목적TTL 게이트를 이용해 디지털 설계를 해 본다. ... 결과를 보면 OR gate의 진리표대로 출력되었음을 확인할 수 있다.4번은 3번과 방법이 매우 비슷하다. ... 따라서 스위치를 on하면 1 신호가, off하면 0 신호가 들어간다.3번 실험부터는 스위치를 on 했을 때 0이, off했을 때 1이 들어간다.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.22

  다운로드 장바구니
• 

  반도체 공정 레포트1- International technology roadmap for semiconductors, 2005 Edition, PIDS(process integration, devices, and structures)

  적절한 튜닝, High κ에서 충분한 채널 모빌리티를 보장하는 것, High κ에서 적절한 수준까지로 결함을 감소시키는 것, 신뢰성 보장 등 수많은 난제들을 처리해야 한다.3. ... 따라서 시스템 설계자는 시스템 레벨 성능을 최적화하는 데 있어 가공되지 않은 트랜지스터 속도 대신 칩에 더 많은 코어를 넣을 수 있는 통합 레벨을 강조하는 경향이 있다. ... 이는 Roadmap의 EOT 시스템에서 gate leakage current는 직접적인 터널링 때문에 발생하며, 따라서 게 gate leakage current는 EOT 감소와 함께

  리포트 | 17페이지 | 2,000원 | 등록일 2021.01.15 | 수정일 2021.01.19

  다운로드 장바구니
• 

  [전기전자요소설계] DC-AC 인버터 회로 결과 발표

  driver 를 통해 각 Gate 로 신호 전달 ( G1, G2, G3, G4 ) IGBT 가 Gate 신호를 받고 DC 전원 스위칭을 통한 교류화 부하에 인가되는 전압을 파형으로 ... 1 전기전자요소설계 ( 라 ) 학번 : 2******* 이름 : 민 ** 교수 : 임 ** 교수 조교 : 최 ** 조교 실험 7. ... 인버터 이번 실험 특징점 스위치 - IGBT 사용 GATE 신호 - 단상교류전원 사용 양방향이 아닌 단방향 스위칭 데드밴드 형성으로 회로 보호 실험 이론 실험 목적 6 2 .

  리포트 | 16페이지 | 1,000원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  Logic 연산과 gates 실험보고서

  구현한 것이고, LED1과 LED2의 결과가 항상 반전되어 나타남을 Switch의 조작을 통해 확인하였다.6.2 AND gate와 INVERTER를 이용하여 NAND gate를 설계하고 ... gate_(b)2.4 위의 결과를 이용하여 3-입력 AND gate의 timing diagram을 그림 5와 같이 그린다.그림 5. 3-입력 AND gate timing diagram3 ... 3-입력 OR gate timing diagram5.

  리포트 | 18페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)12

  아날로그 및 디지털회로설계 실습(실습12 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 12.과제1. 16진 카운터를 이용하여 10진 카운터를 만드는 방법을 간단히 설명하시오 ... Q2, Q1 순으로 출력값을 확인하면 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 이며 1010이 되는 순간 연결된 NAND gate ... pin이 CLK의 영향을 받는지는 고려하지 않아도 좋다.)위의 회로도는 16진 비동기 카운터와 리셋 회로를 사용하여 만든 10진 비동기 카운터이다.10진 비동기의 출력 결과는 Q4, Q3,

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  사출성형해석CAE 목적과 적용사례

  사용수지, 제품설계, GATE 위치 및 수, 사출조건, 금형냉각 조건 등변형에 영향을 미치는 인자 검토? 치수 불안정 및 변형에 의한 불량 해결? ... 제품 및 FEEDING 시스템 (SPRUE, RUNNER, GATE)의 최적화를 통해생산성 향상 및 재료 절감? 개발기간 단축? 제품설계변경, 금형수정 및 시사출 회수의 감소? ... 변형문제로 인한 제품 설계 변경이나 금형수정 방지? 제품개발 일정 단축 및 품질향상에 기여? 변형원인 파악3) 냉각해석 (Cooling Analysis)?

  리포트 | 6페이지 | 2,500원 | 등록일 2021.12.19

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 8주차 예비보고서 A+

  디지털 논리실험 및 설계 8주차 예비보고서1. ... .1.3 D Flip-flop 7474의 datasheet를 확인하시오.1.4 T Flip-flop의 동작에 대해 설명하시오. ... 실험 준비1.1 Gated D Latch의 동작에 대해 설명하시오.Latch는 Enable의 레벨(0또는 1)에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다.Gated D

  리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 결과레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)

  회로를 설계한 다음 Gate에 Ground를 연결하고 Power Supply로 Drain과 Source에 각각 2.5V와 -2.5V를 입력한다. ... ResuSFET 트랜지스터를 사용하여 CMOS Inverter를 설계할 수 있고, NMOS Bias Circuit에 대해 알아본다.나. ... (라) Capacitor : 100pF 1 ea.3. Results of this Lab (실험결과)가.

  리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서6

  아날로그 및 디지털 회로설계실습(실습6 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 6. ... 이 때 본인이 중요하다고 생각하는 단의 파형을 관찰하고 제시한다.-> run time 0~1ms-> run time 0~3msXOR gate 출력단, Loop filter 출력단, ... 설계실습 계획서3.1 위상제어루프의 용도(a) 이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.전압 제어 발진기의 출력 위상을 입력 신호의

  리포트 | 12페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  충북대 기초회로실험 반가산기 및 전가산기 예비

  가산을 할 수 있는 회로로서 두 개의 반가산기와 1개의 OR 게이트로 구성할 수 있다.예비과제(1) 이론 부분을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가산기를 설계하라.S ... SN7400(Quad 2-input NAND gate)? SN7404(Hex inverter)? SN7408(Quad 2-input AND gate)? ... SN7432(Quad 2-input OR gate)?

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 7주차 인하대

  여기서는 latch를 subcircuit으로 작성해 계층적으로 설계하는 방법을 택했는데 우선 latch는 NAND gate와 inverter만 가지고 작성할 수 있기 때문에 사용되는 ... Full adder의 구현 방식은 여러가지가 있는데 강의노트의 half adder 단위로 계층적 설계를 하는 것이 코드 가독성이 좋고 원하는 같은 단위를 반복해 사용할 수 있어 입력 ... AND gate는 NAND와 INV를 사용했다.다음은 OR gate의 subckt이다.

  리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  [A+][중앙대학교 전자회로설계실습] 실습4 MOSTFET 소자 특성 측정 예비보고서

  전자 회로 설계 실습설계 실습 4. ... MOSTFET 소자 특성 측정과목명전자회로설계실습담당교수제출일2021.04.11작성자3.1 MOSFET의 특성 parameter 계산(A) Data Sheet를 이용하여 VT, kn을 ... Current Marker : Drain단 위치, 시뮬레이션 세팅: Analysis type→DC Sweep, Sweep variable→Voltage source→VDC 이름 적기(Gate

  리포트 | 5페이지 | 1,000원 | 등록일 2022.03.30 | 수정일 2022.04.20

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

  전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. ... ▲spartan-3 FPGA 요약위 표에서 XC3S200을 살펴보면 System Gates의 수가 200,000이고 Logic Cells(논리소자/셀 개수)의 수는 4320이다.본 ... 로직 설계·abcinscout핀 설정값P63P67P65P190P191실제 핀버튼 스위치1버튼 스위치2버튼 스위치3LED 1LED 2실습4) Design 1-bit Full adder

  리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 4-bit Adder

  (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.SCout(E) 설계한 회로중 하나를 선택하여 2Bit 가산기 회로를 설계한다.3. ... 서론조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실험결과9-3. ... 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성하여라.ABCinSCout0*************00110110010101111100111111(B) Karnaugh

  리포트 | 4페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  사출금형산업기사 필기 요점정리

  설계를 생각한다.(4) 외관 품질금형의 다듬질정도는 성형품 외관 품질을 결정하며 게이트(Gate) 절단자국,밀어내기 장치의 자국,파팅 라인(Parting line),기타 인서트(Insert ... 치수 정밀도는 금형 치수에 의하여 직접관 련되므로 정밀도의 요구조건에 따라 금형 치수도 고정밀도로 가공 되어야 한다.(3) 형상품질변형의 발생 방지에 대해서는 사용수지와 관련시켜 금형 ... 금형 설계를 고려한 성형품 설계성형능률이 향상되도록 제작은 간단하게,가격은 낮게 되는 금형을 설계하기 위해서는 성형품 설계까지 소급 검토하여야할 경우가 많다.1) 파팅 라인(Parting

  시험자료 | 40페이지 | 9,000원 | 등록일 2023.06.20 | 수정일 2023.06.25

  다운로드 장바구니