VHDL 을 이용한 효율적인 짐찾기 프로그램 설계 프로젝트

소개글

레포트 한글문서와 VHDL 파일 몽땅 압축파일안에 들어있습니다 ^_^

짐의 효율적인 관리와 찾는 고객의 편의를 고려한 능동적인 프로그램 구현

짐을 맡기면 짐을 인식하는 번호를 주고, 나중에 찾을시에는 자신의 짐만 짐의 정보에 따라 특정 위치에 배달된다.

==========================================================================

1 Skku Express
1.1 Objective 3
1.2 Flow chart 4
1.2.1 Figure 4
1.2.2 Brief Explain 5
1.4 입력데이터에 관한 설명 5
1.5 seg_data에 관한 설명 5

2 Source Code 6
1.1 Main Code 6
1.2 Particle Code 개요도 9

3 Block diagram of the program structure 10

4 Explain 13
4.1 실행 결과 13
4.2 기타 / 발전 및 토론 16

컴파일 실행환경

VHDL(model sim)

본문내용

1.4 입력데이터에 관한 설명
입력 데이터는 12비트로 나타난다.
상위 3비트는 지역 비교로써, 8가지 지역으로 나뉜다. 하위 3비트는 짐의 색깔을 나타낸 것으로 000, 001,010,011,100,101,110,111, 8가지 경우로 나뉜다. 중간 6비트는 크기로써 2진수룰 10진수로 바꿔서 설명하면 0~63kg까지를 표현한다.

1.5seg_data에 관한 설명.
일단 12비트를 입력 하면 3비트로 쪼개서 8진수의 4자리로 표현한다. 각각의 수를 sement함수를 이용해서 7비트의 segdata를 출력한다.(clk 상승에지때 seg select가 바뀌어서 지정하는 data가 상승에지마다 바뀌어서 나온다.) 실제적인 구현은 이 출력을 FPGA에 연결해서 보여야 하는데 그런 과정은 생략하기로 한다. Segdata의 의미는 짐을 맡긴 사람이 자신의 짐번호를 파악할 수 있는 고유의 숫자이다.


소스코드 일부

signal a1,a2 : std_logic_vector(11 downto 0);

component st_ram
port( ce,RD,WR : in std_logic;
clk: in std_logic;
In_data: in std_logic_vector(11 downto 0);
Out_data: out std_logic_vector(11 downto 0));
end component;
component compare

압축파일 내 파일목록

논리회로설계실험(프로젝트)[1].hwp
compare.vhd
counter.vhd
RAM.mpf
RAM.vhd
RAM.cr.mti
ram+sorter.vhd
segment.vhd
sorter1.vhd
sorter2.vhd
sorter3.vhd
ST_RAM.vhd
st_sorter.vhd
ST_TOTAL.vhd
tb_ram+sorter.vhd
tb_segment.vhd
tb_st_total.vhd
transcript
vsim.wlf

전체 목록 보기

참고 자료

없음