[제어공학실험] 제어공학실험 I (적분) 제어

소개글

적분기에 대한 실험리포트입니다.

목차

관련이론
실험
고찰
참고문헌

본문내용

1. 관련이론

(1) 적분기(integrator) 기본회로

(2) 적분제어요소의 특성

(3) 션트저항
적분회로에 구형파를 입력시키면 실제 적분기에서의 C 의 영향으로 낮은 주파수에서 이득이 감소됨을 막기 위해서 병렬저항 RS 를 그림과 같이 다는데 이 병렬저항 RS 는 shunt저항이라 하며 저주파에서 폐루프이득을 제한한다.

2. 실험 I.
(1) 회로도(등가) (2) 출력파형

(3) PSpice simulation 결과

(4) MATLAB으로 그린 이상적인 입■출력파형 및 bode선도

3. 실험 II.
(1) 회 로 도

(2) 출력파형 ( R4 : 최대 )

(3) 적분상수 계산 ( R4 : 최대 )
■ C = 0.022 [㎌]일 때

■ C = 0.1 [㎌]일 때

(4) R4 를 가변시키고 파형 관찰
최대로 조절되어 있는 가변저항 R4를 가변시키면 출력전압은 무한대로 커진다. 단, ■VPP값의 제한으로 출력전압은 이론상 30 [VPP]까지 cutting되어야 하나 실제로 약 27.8 [VPP]까지 증가하다 cutting되었다.
(5) PSpice simulation 결과 ( 위쪽부터 C = 0.022 [㎌], C = 0.1 [㎌] )

(6) MATLAB으로 그린 이상적인 입■출력파형 및 bode선도( R4 : 최대 )
■ C = 0.022 [㎌] 일 때 ( MATLAB 명령어 생략 : C값만 바꿈 )

■ C = 0.1 [㎌] 일 때 ( MATLAB 명령어 생략 : C값만 바꿈 )

4. 실험 III.
(1) 회로도(등가)
(2) 표1
(3) 표1 을 이용한 bode선도
(4) MATLAB으로 그린 bode선도
(5) PSpice로 그린 bode선도

5. 고 찰
(1) 실험 III에서 이어야 함에도 불구하고 4 [kHz]에서 가 -93.6■가 나온 것은 oscilloscope 파형 판독에 문제가 있었던 듯 하다.
C가 하나밖에 없는데 -90■이상의 위상차가 발생한다는 것은 있을 수 없는 일이기 때문이다.
(2) PSpice로 구현한 출력파형이 아래쪽으로 기울어져서 진동하는 모습을 확인할 수 있다. 이 현상은 조금 더 연구해 보야야겠다.

6. 보고서 작성시 사용한 소프트웨어
MATLAB 5.3
PSpice 9.1 Evaluation Version
OrCad 9.1 Demo Version
■글 97
그림판

■ 모든 그림은 직접 제작한 것이며, OrCad의 회로 표현 방식에 맞춰 +Vcc, -Vcc 는
OrCad에서 제공하는 핀 번호에 연결시켜 그렸습니다.
■ 실험 I, II, III의 구분은 (등가) 회로의 같고 다름에 따라 구분하였습니다.
■ PSpice로 그린 bode선도 중 위상특성을 나타낸 두 번째 그림의 Y 축의 수치 표현은 조금 더 연구를 해 보겠습니다.

참고 자료

자동제어
제어공학