논리회로설계실험_반가산기/전가산기 결과레포트

소개글

논리회로설계실습에서 A+를 받은 보고서입니다.
보고서를 꼼꼼히 쓰는 것을 좋아하기에, 정말 자세히 적었습니다.
빠짐없는 완벽한 보고서라고 자부합니다.

목차

1. 실험목표
2. 실험결과
3. 고찰
4. 출처

본문내용

1. 실험 목표
반가산기와 전가산기에 대해서 이해하고, 반가산기와 전가산기를 세 가지 모델링 방법으로 설계한다. 또한, Schematic Design으로 반가산기과 전가산기의 논리회로를 그려보고 시뮬레이션을 통해 논리회로가 제대로 그려졌는지 확인해본다. 이를 모듈화하여 4bit와 8bit 병렬 가산기까지 그려본다.

2. 실험 결과
- 실험 1. 반가산기
1) 진리표
반가산기는 한 자리 2진수 2개를 입력하여 합(Sum)과 자리올림(Carry)을 계산한 덧셈 회로이므로 다음의 식들이 성립한다. 진리표를 토대로 카르노맵을 그린 후 Minterm Expansion(Sum of Products)을 사용하여 반가산기의 논리
식이 다음과 같음을 알 수 있다.

2) 소스 코드
sum은 XOR 연산의 결과로, 입력 x와 y가 같으면 출력 sum은 0이 되고, 그 외엔 sum은 1이 된다. carry는 AND 연산의 결과로, 입력 x와 y가 모두 1일 때만 1이 되고, 그 외엔 출력 0이 된다. XORG2와 ANDG2라는 이름의 component 내에서 각각 XOR Gate와 AND Gate를 자료 흐름 모델링으로 표현하였다.
XOR Gate를 나타내기 위한 XORG2와 AND Gate를 나타내기 위한 ANDG2를 component로 지정한 후, component들을 서로 연결하며 반가산기를 표현하였다.

- 실험 2. 전가산기
1) 진리표
반가산기는 2진수 한 자리 덧셈을 하므로 아랫자리에서 발생한 캐리를 고려하지 않기 때문에 2비트 이상인 2진수 덧셈을 할 수 없다. 그래서 캐리를 고려하여 만든 덧셈 회로가 전가산기다. 카르노 맵으로 구한 논리식으로는 반가산기를 이용해서 표현할 수가 없다. 따라서 Minterm Expansion을 사용하여 전가산기의 논리식을 구하여 보니 다음과 같음을 알 수 있다.

참고 자료

https://en.wikipedia.org/wiki/Adder_(electronics) (위키피디아 ‘Adder’)
https://ko.wikipedia.org/wiki/%EA%B0%80%EC%82%B0%EA%B8%B0 (위키피디아 ‘가산기’)
Fundamentals of Logic Design(6th edition) p.81(반가산기), p.104~107(전가산기)