전자공학과 논리회로 A 설계 프로젝트 보고서 (VHDL코드포함)

소개글

안녕하세요.
'반도체읽어주는남자'입니다.

- 본인 인증
- 전자공학과 졸업 인증
- 삼성전자 반도체공정 재직 인증

- 논리회로 학점 A 인증 (파일포함)

직접 작성한 자료들입니다.

목차

1. VHDL 코드
2. Test Bench 코드

본문내용

각 step에 대한 알고리즘 및 논리 설명

-곱하는 수(multiplier)의 자릿수에서 0이면 과정을 넘어가고 1이면 계산을 진행한다. 이때의 계산은 곱해지는 수(multiplicand)를 그대로 이용하였다.(2step, 3step에서는 비트 자리를 이동하여 계산과정을 적용함)(강의 노트의 shifted multiplicand 적용)
-덧셈을 진행하기 전 각 값의 맨 앞자리수랑 동일한 값을 직전 비트에 넣어주고 더한다.
-각 계산과정마다 overflow가 발생할 수 있으므로 overflow발생지점을 0으로 초기화 하였다.

마지막 step에 대한 알고리즘 및 논리 설명

2’s complement의 4bit x 4bit multiplier에서 예외 되는 부분이 있는데 이는 –8(1000)일 때 이다. -8은 보수를 취해도 같은 값인 1000이 나오기 때문이다. 따로 정의를 하지 않고 같은 과정으로 값을 구하면 –8 x –8 =-64가 나오며 –8 x –7=-72-8 x –1=-120이 나오게 된다. 이를 해결하기 위해서는 마지막 step에서 보수를 취하는 과정을 바꾸면 된다. 다른 수들은 보수를 취한 뒤에(위 사진에서 0101값) 맨 앞자리수랑 같은 값을 추가해준다.(00101) 하지만 -8의 문제를 해결하기 위해서는 보수를 취한 뒤(1000) 맨 앞자리랑 다른 값인 0을 추가해주면 된다.(01000) 이로써 예외 되는 부분까지 정의 하였다.

참고 자료

없음

압축파일 내 파일목록

논리회로 성적.jpg
전자공학과 논리회로 A 설계 프로젝트 보고서.hwp