디시설 - 수 정렬회로 설계

목차

1. 제목
2. 실습 목적
3. 실습 내용/ 실습 결과
4. 연습문제
5. 실험 결과 및 고찰
6. 참고문헌

본문내용

제목
수 정렬회로 설계

실습 목적
정렬회로는 두 수를 입력받아 크기를 비교한 후 큰 수를 max 7-세그먼트 FND에, 작은 수를 min 7-세그먼트 FND에 출력한다. 크기 비교기와 유사하게 입력되는 두 수를 비교해서 큰 수와 작은 수로 분류한 다음 출력하는 회로이며, 이번 실습을 통해 VHDL의 package 사용 방법에 대해 배워 본다.

<중 략>

실험 결과 및 고찰
이번 실험은 입력하는 두 수의 크기를 비교하는 코드를 설계하고 kit에 다운로드하여 결과를 확인하는 실험이었다.
입력 a와 b를 스위치로부터 받아 if문을 사용하여 두 수의 크기를 비교하였다. max와 min에 저장하고, a와 b 중 큰 숫자가 왼쪽 세그먼트에, 작은 수가 오른쪽의 세그먼트에 수가 출력되도록 설계하였다.
이것은 a>b 일 때 max<=a, a<b일 때는 min<=a 그리고 a=b일 때 입력값을 그대로 저장하게 하였다. 그리고 if, case문을 사용하여 각 경우마다 출력을 코딩해주었다. VHDL에서 사용되는 관계

참고 자료

양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010)
노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017)