vhdl을 이용한 shifter 설계
- 최초 등록일
- 2009.11.12
- 최종 저작일
- 2009.04
- 7페이지/ 한컴오피스
- 가격 2,000원
소개글
논리회로 설계실험 레포트 입니다.
A+자료 이며, 고찰 부분 정도만 본인에 맞게 수정하시면 될 듯 합니다.
목차
1. Purpose
2. Problem Statement
3. Sources & Results
본문내용
1. Purpose
Filp-Flop의 동작 특성을 이해한 후, Flip-Flop을 이용하여 Mode 입력에 다른 Circular, Logical, Arithmetic shifter를 설계하며, 비동기 Reset 및 동기 Enable에 의한 동작 제어를 실행한다.
2. Problem Statement
① Describe what is the problem.
Flip-Flop을 이용하여 Mode 특성에 따른 Circular, Logical, Arithmetic shifter를 설계한다. 예제에 제시된 조건으로는 주어진 entity를 사용하고, clock 주기는 10ns를 사용하며 주어진 testbench를 사용하는 것을 원칙으로 하고 있다. clock을 상승엣지에 적용시킬 것인지, 하강엣지에 적용시킬 것인지, 그리고 reset은 동기화 방식을 적용할 것인지, 비 동기화 방식을 적용할 것인지 판단해야 한다.
또한 mode 입력에 따라 4개의 shift 종류(circular shift : 오른쪽 shift시 최하위 비트가 최상위로 이동, 왼쪽 shift시 최상위 비트가최하위로 이동. logical shift : 오른쪽 shift시 최상위 비트를 0으로 하고 나머지 비트는 기존의 비트배열에서 오른쪽으로 이동, 왼쪽 shift시 최하위 비트를 0으로 하고 나머지 비트는기존의 비트배열에서 왼쪽으로 이동. arithmetic shift : 오른쪽 shift시 양수일 때 부호 비트(최상위비트)는 0으로 유지 / 음수일 때 부호비트(최상위비트)는 1로 유지, 왼쪽 shift시 부호비트(최하위비트)는 0으로 유지 / 음수일 때 부호비트(최하위비트)는 1로 유지)의 shift 특성을 나타낼 수 있어야 한다.
② Describe how do you solve the problem.
설계 시 우선순위를 고려한다. 먼저 비동기식 reset을 설정해야 한다. 만약 reset 값이 0이면 다른 논리회로 요소와는 관계없이 무조건 출력은 0이 된다. 그 후 clock을 설정하는데
참고 자료
없음