Post lab - BCD to Excess3 code converter !! (A+리포트 보장)

소개글

A+ 받은 레포트 입니다
안심하고 다운 하시기 바랍니다^^ Post 결과 부분 사진 자료 다있음

목차

Pre Report
1. 실험 목적
2. 실험 이론지식 VHDL 이란 무엇인가.
2-1> VHDL
2-2> VHDL의 기본 숙지사항
2-2> VHDL의 설계단위 정리
3. 실험 이론지식 BCD code / Excess-3 code 의 정의
4. 실험 이론 지식 Mealy machine for the serial code converter
5. <<Assignment 1>> BCD-to Excess-3 code converter on Spartan B/D

1) Project 생성후 New Source Wizard 설정
2) VHDL coding 후 SAVE 및 Syntax check
3) Assign Package Pins 에서 pin 할당
4) Synthesize – XST (논리소자 합성하기) 와 Implementatiom Design 수행
5) Test Bench 수행하여 VHDL 코드 작성
6) Behavioral simulation(Functional simulation) 과 Timing simulation 수행
7) bit 파일 생성 및 에뮬레이션

6. <Assignment 2> BCD-to Excess-3 bit serial code converter

Post Report
8. 실험 결과
1. Specify the simulation results (for assignments 1 and 2) obtained in the class in detail.
2. Specify the experimental results (for assignments 1 and 2) obtained in the class in detail.
3. Analyze and comment the VHDL codes and the results
(1) Describe the final VHDL codes in detail
(2) 오류 발생 원인과 code 분석 및 새롭게 알 게 된 점.

본문내용

Post Report
1. Specify the simulation results (for assignments 1 and 2) obtained in the class in detail.
Assignment 1
우리가 이미 알고 있는 VHDL 코드를 이용해서, 실험시에 Function simulation 과 Timing simulation을 Pre report와 비교해 보았다.

pre report Functional simulation 구현 결과

실험시 Functional simulation 구현 결과


3. Analyze and comment the VHDL codes and the results
(1) Describe the final VHDL codes in detail
If any revision is made for the VHDL codes, indicate the reasonsfor the revision clearly.
If the results are different from the expected ones, express thereasons explicitly and reasonably.

< 설계실험시 최종 Behavioral >
library IEEE; --ieee 라이브러리 선언
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity clkbcd2excess is -- clkbcd2excess 라는 이름을 가진 entity 선언부의 시작
Port ( x, rst, clk : in STD_LOGIC; z : out STD_LOGIC);
-- prelab과는 다르게 리셋을 뜻하는 rst가 추가 . Reset값이 1이 되면 이때부터 입력되는 4bit의 값을 저장하여 이것에 0011이 더해진 결과가 출력될 수 있도록 하는 역할이다.
end clkbcd2excess; -- clkbcd2excess 라는 이름을 가진 entity 선언부의 끝
architecture behavioral of clkbcd2excess is -- clkbcd2excess 는 entity name, Table은 architecture name
signal state, nextstate: integer:=0;
중략..

참고 자료

없음