"Adder Subtractor" 검색결과 1-20 / 76건

• 

  결과보고서 - 4bit Adder Subtractor

  /Subtractor실험목표4Bit Adder/Subtractor를 설계한다.실험 결과4Bit Adder/Subtractor를 만들기 위해 먼저 Full Adder를 만들었다.line ... 주었다.line 11 : 모듈 종료앞에서 만든 fulladd와 adder4를 이용하여 최종 목표인 Adder/Subtractor를 만든다.line 1 : addsub 라는 모듈을 ... 4개를 합치게 되는데 이때 아래의 그림처럼 하나의 Full Adder에서다음의 Full Adder로 캐리를 넘겨주기 위한 wire가 필요하다.

  리포트 | 3페이지 | 1,500원 | 등록일 2017.11.08

  다운로드 장바구니
• 

  [3주차] Adder_Subtractor

  연산이 가능해진다.4. 4bit full adder? ... Half Adder에 carry_in 입력신호가 추가되어 3개의 입력과 두 개의 출력으로 구성된다.? ... 4bit full adder에 M의 값을 추가로 입력받아 M의 값에 따라서 가산 혹은 감산을 하는 시스템으로서 구조는 아래와 같다.?

  리포트 | 16페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  논리회로실험2014 -Adder Subtractor

  Purpose1) full adder 모듈을 component로 선언하여 4-bits Full Adder and Subtractor를 설계한다.2) 내부 신호 및 component의 ... 진리표xyBiDB00000001100101001101100101010111001111114) 4-bits Full Adder and Subtractor 설계위에서 설계한 Full ... 5 4bit Full Adder and Subtractor각각 두 개의 설계가 끝이 나면 test bench를 작성하여 가능한 모든 경우의 수를 입력 값으로 지정하여 simulate하여

  리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

  다운로드 장바구니
• 

  결과03_Adder Subtractor

  &Subtractor.hwpI. ... 실험에 대한 고찰이번 실험은 logic gate를 이용하여 adder를 구성해보는 실험이었다. half-adder 및 full-adder를 구성한 후 2-bit parallel adder에 ... 서약합니다.학 부: 전자공학부제출일: 10.10.04 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 번: 200920148성 명: 이슬기200920148_이슬기_결과03_Adder

  리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19

  다운로드 장바구니
• 

  예비03_Adder&Subtractor

  &Subtractor.hwpI. ... 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.2진 직렬 가산기2진 병렬 가산기- serial ... 목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본

  리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

  다운로드 장바구니
• 

  실험 3. 가산기와 감산기(Adder & Subtractor)

  가산기와 감산기(Adder & Subtractor) >< 목 적 >Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 ... 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.1) 4-bit parallel adder① 논리회로 설계②

  리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

  다운로드 장바구니
• 

  디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

  , Full Adder, 4bit Adder/Subtractor 그리고 Multiplier를 설계하고 FPGA 보드에 연결하여 4bit Adder/Subtractor와 Multiplier를 ... 디지털 시스템 설계 및 실험 결과보고서실험제목Add/Subtractor/Multiplier/Divider 설계실험목표Half Adder과 Full adder를 이용하여4bit Add ... 4Bit Adder/Subtractor를 만들고 FPGA 보드에 연결하여 실험해본 결과 올바르게 작동하였다.

  리포트 | 5페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.23

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

  가산기와 감산기(Adder & Subtractor) 결과보고서● 실험 결과 분석실험 1 : 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.(0,0) 일때 Sum(0,1 ... 한 비트 씩 계산된 반가산기와는 달리 한 비 트 더 계산을 할 수 있었다.실험 5 : 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 ... 대한 출력을 측정하 고 결과 값을 확인하라.→ 실험하지 않았습니다.● 토의 및 고찰이번 실험은 가산기와 감산기 실험으로 Logic gates를 이용하여 가산기(adder)와 감산기

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  verilog coding을 이용한 Adder&Subtractor

  /Subtractor실험목표1. 4Bit Adder를 설계한다.2. 8Bit Adder/Subtractor를 설계한다.실험준비물Altera Quartus II 4.0 software ... /Subtractor/******************************************************************************8Bit Adder ... /Subtractor******************************************************************************/module addsub8

  리포트 | 2페이지 | 1,000원 | 등록일 2009.05.07

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

  가산기와 감산기(Adder & Subtractor) 예비보고서● 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림(Carry) C를 출력하는 ... 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.① serial adder- 더하는 수와 더해지는 수의 비트 ... 조합논리 회로입력출력xyCS0*************10(2) 전가산기(Full adder)두 개의 2진수와 아랫자리의 자리 올림을 더하여 합(Sum) S 와 자리 올림(Carry

  리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  가산기와 감산기(adder & Subtractor)(결과보고서)

  -> 위 회로는 직렬가산기로써 한 개의 전가산기를 사용하여 만든 회로이다. 설계조건으로는 2bit를 사용해야 하는 것이므로 A와 B의 신호를 연속으로 2개의 값을 가해주었다. 아래는 몇가지 예제값을 집어넣은뒤 돌린 pspice 값이다.-> 일단 CLK값은 연속적으로(..

  리포트 | 6페이지 | 1,000원 | 등록일 2011.06.26 | 수정일 2015.12.26

  다운로드 장바구니
• 

  결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)

  가산기와 감산기 (Adder & Subtractor) >< 목 적 >Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 ... 가산기와 감산기(Adder & Subtractor)을 통하여 Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 실험을 통해 확인해 ... -bit serial adder→ 2-bit serial adder와 2-bit parallel adder 두 종류의 2bit 입력 가산기의 구성에 대하여 살펴보면, 직렬 가산기는

  리포트 | 4페이지 | 3,000원 | 등록일 2012.03.11

  다운로드 장바구니
• 

  [토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

  실험4- 2 Digit Adder-Subtractor실험4) 2Digit Adder-Subtractor 회로를 설계하고 제작하여 동작을 검증하라.< 핸드아웃 Schematic과 ORCAD ... 이러한 산술 기능을 수행하는 회로에는 Adder와 Adder-Subtractor, mutilplexer등이 있는데 이 실험을 통해서 Adder를 이용한 반가산기, 전가산기, FA를 ... 이용한 4Digit Adder, FA를 이용한 2Digit Adder-Subtractor를 제작하고 그 동작을 검증하여 이러한 조합회로의 성질과 특징에 대해서 알아본다.4.Background0

  리포트 | 42페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

  다운로드 장바구니
• 

  실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

  가산기와 감산기 (ADDER & SUBTRACTOR)1. ... 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오. ... 배웠던 De Morgan's Theorem을 이용하여 더욱 회로를 간단히 함으로서 가능하다.반가산기 2개와 OR gate로 구성된 전가산기전가산기 회로의 시뮬레이션 결과◆ 감산기(Subtractors

  리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

  다운로드 장바구니
• 

  [논리회로] 논리회로 실습 - Binary Adder-Subtractors

  Adder-Subtractor CircuitThis circuit shown a 4-bit adder-subtractor circuit. ... Input S controls the operation.When S = 0 the circuit is an adder, and when s = 1 the circuit becomes ... If the full adders receive the value of B, and the input carry

  리포트 | 3페이지 | 1,000원 | 등록일 2004.11.06

  다운로드 장바구니
• 

  [컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}

  직렬 가산기 (Serial Adder) 감산기 (Subtractor) 반감산기 (Half Subtractor) 전감산기 (Full Subtractor) 부호 변환기 (Code converter ... 논리 및 연산회로 Xxx( 이름 ) xxx목 차 가산기 (Adder) 반가산기 (Half Adder) 전가산기 (Full Adder) 병렬 가산기 (Parallel Adder) 와 ... Subtractor Difference나 -1) 반감산기 (Half Subtractor) 정의 입력 변수인 두 개의 이진수를 빼서 차와 빌림수를 산출하는 회로 .나 -2) 전감산기

  리포트 | 24페이지 | 1,000원 | 등록일 2009.03.25

  다운로드 장바구니
• 

  [건국대학교 컴퓨터프로그래밍2 A+][2024 Ver] 과제11

  Subtractor 클래스 또한 Calculator 클래스를 상속받아 순수 가상 함수 calc을 구현하였다.main함수 영역에서 Adder 클래스 객체 adder, Subtractor ... Adder 클래스를 선언한다. Adder 클래스는 Calculator 클래스를 상속받아 순수 가상 함수 calc을 구현하였다. Subtractor 클래스를 선언한다. ... 그 후 adder객체의 멤버 변수 run을, subtractor 객체의 멤버 변수 run을 차례로 실행시킨다.

  리포트 | 11페이지 | 2,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  OP-AMP(Inverting Amplifier) 결과보고서 [인하대 전자과 기초실험2]

  Arithmetic Circuit• Lab 3 회로 구성:1) Subtractor에 를 입력으로 인가, Subtractor 출력을 Adder의 입력 노드 중 하나에 연결 후 남은 입력 ... Subtractor 쪽의 출력 전압 식이 = )(1+-이고 = 2k, = 2k, = 1k = 1k와 같이 저항값들을 설계하여 Adder로 이어지는 중간 노드에서 전압 = )(1+- ... 결론 및 고찰: 이번 실험을 통해 Inverting Amplifier, Inverting Adder, Subtractor 회로를 구현하고 각 회로의 특성을 확인해보았다.Lab 1에서

  리포트 | 11페이지 | 1,000원 | 등록일 2022.08.27

  다운로드 장바구니
• 

  OP-AMP를 이용한 Inverting Amplifier 특성 및 설계 결과보고서

  위 회로에서 Subtractor의 출력을 Adder의 입력노드 중 하나에 연결하고 남은 입력노드를 로 활용하므로, Adder의 출력값인 에다가 이 모두 같다고 가정하고 를 대입하면, ... 또한 Subtractor 에서 저항의 값이 모두 같다면, 임을 알 수 있다. ... Inverting Adder먼저, 위 회로에서 임을 구할수 있다.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.05.19

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 결과레포트 - 실험04 OP AMP(Basic Circuit) (A+)

  받아 차이를 출력으로 내보내는 Subtractor를 설계할 수 있었다.Adder의 실험에서 동AT2 ... Adder의 출력식은이다.그 다음 Subtractor의 출력식은 다음과 같다.그림 SEQ 그림 \* ARABIC 11 – 2 Input Subtract Circuit설계한 회로에서 ... Summarize experiment contents & purpose of this LabInverting Closed-Loop Circuit을 이용해 Adder와 Subtractor를

  리포트 | 13페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니