"전자전기컴퓨터설계실험2" 검색결과 1-20 / 1,548건

• 

  전자전기컴퓨터설계실험2 실험1 예비레포트

  실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양한다.⚫ OR 게이트 논리 회로 실험⚫ XOR 게이트 논리 회로 실험⚫ 반가산기 ... 회로 실험⚫ 전가산기 회로 실험나. ... 실험 소개가.

  리포트 | 13페이지 | 1,500원 | 등록일 2020.11.24

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (10) Final Project

  Final Project : Digital Watchpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... Finite State Machine유한 상태 기계(finite-state machine, 이하 FSM)는 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데 쓰이는 수학적 모델이다. ... HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다.

  리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux

  Encoder and Muxpost-lab reportEncoder and Muxpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 ... 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험한다. ... 인코더와 디코더, MUX와 DEMUX를 행위수준 모델링으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1.

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험3 예비레포트 2주차

  전자전기컴퓨터설계실험32주차 결과보고서학과 : 전자전기컴퓨터공학부학번 :이름 :RLC Circuit실험 목표RLC Circuit을 구현하고 Transient Response와 Frequency ... , 주파수의 변화에 따른 전압과 위상 차이를 확인할 수 있었다.참고문헌2번째 실험 교안회로이론11판(J. ... (단, ω0=공진주파수= ), Q 가 높을수록 bandwidth는 좁아지고, Q가 낮을수록 bandwidth는 넓어진다.실험1) Transient ResponseFigure 2.

  리포트 | 9페이지 | 2,500원 | 등록일 2022.03.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

  교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... Arithmetic Logic and Comparatorpost-lab reportArithmetic Logic and Comparatorpost-lab report과목명전자전기컴퓨터설계실험2담당 ... 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험한다.

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

  Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic Design ... 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. ... 실험 목적본 실험에서는 Verilog HDL의 사용법을 익히고 이를 사용하여 디지털 논리회로를 설계하는 여러 가지 방법을 다룬다.

  리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

  교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... TTL Gates Lab on Breadboardpost-lab reportTTL Gates Lab on Breadboard(1주차)post-lab report과목명전자전기컴퓨터설계실험2담당 ... 전자 계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.

  리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab

  교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... HBE-COMBO Ⅱ-SE VerilogHDL Labpost-lab reportHBE-COMBO Ⅱ-SE VerilogHDL Lab(2주차)post-lab report과목명전자전기컴퓨터설계실험2담당 ... HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다.

  리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전전설2 파이널 프로젝트 디지털시계 (전자전기컴퓨터설계2 실험 파이널 프로젝트)

  LINE2 : if (CNT == 19) STATE = LINE3;LINE3 : if (CNT == 249) STATE = DELAY_T;DELAY_T : if (CNT == 209 ... >= 150) CNT = 0;else CNT = CNT + 1;endLINE1 :beginif (CNT >= 19) CNT = 0;else CNT = CNT + 1;endLINE2 ... DELAY = 4'b0000,FUNCTION_SET = 4'b0001,ENTRY_MODE = 4'b0010,DISP_ON_OFF = 4'b0011,LINE1 = 4'b0100,LINE2

  리포트 | 73페이지 | 5,000원 | 등록일 2019.11.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... Flip-Flop and Register, SIPOpost-lab reportFlip-Flop and Register, SIPOpost-lab report과목명전자전기컴퓨터설계실험2담당 ... 실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 순차 논리를 설계 및 실험한다.

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  [비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

  [참고 문헌]서울시립대학교 에듀클래스 ‘전자전기컴퓨터설계실험1’수업 참고자료 Hyperlink "https://www.youtube.com/watch? ... 전전컴설계실험-1예비리포트-2예비보고서[예비 1] Function Generator Agilent 33220A의 매뉴얼을 참조하여 다음 사항에 대해 조사하시오.- 발생시킨 정현파에 ... [실험 5] 다음과 같은 회로에 Function Generator로 VPP = 1V, f = 2kHz, Offset = 0V인 Sine파를 인가해주고 Oscilloscope로 RO에

  리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

  교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... 7-Segment and PIEZO Controlpost-lab report7-Segment and PIEZO Controlpost-lab report과목명전자전기컴퓨터설계실험2담당 ... 실험 목적 (03)2. 실험 이론 (03)2.1. 7-Segment (03)2.2 PIEZO (04)Ⅱ. 본론 (05)1. 실험 장비 (05)2. 실험 방법 (05)3.

  리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) 계산기 프로젝트 팩토리얼 및 quiz mode 포함

  따라서 위와 같이 결과가 네 자리만 출력되도록 설계하였다.LCD DATA를 확인해보면 숫자에 관한 부분은 앞부분은 0011로 고정되고 뒷부분이 +1이 되거나 -1이 될 경우마다 숫자가 ... 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서 ∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙ 6Materials of this lab ∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙ ... Materials & Method ∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙ 6실험을 통해

  리포트 | 35페이지 | 20,000원 | 등록일 2020.12.22

  다운로드 장바구니
• 

  서울시립대학교(시립대) 전자전기컴퓨터설계실험2(전전설2) 파이널 프로젝트(Final Project)

  전자전기컴퓨터설계실험 2(최기상 교수님)파이널 프로젝트1. 설계 목표2. 코드 설명3. 작동 모습1. ... 설계 목표● 초기 화면엔 학번과 영어 이름을 출력한다.● 첫 번째 기능으로 시간 설정할 수 있는 창을 만든다.● 두 번째 기능으로 설정한 시간을 적용한 디지털 시계를 만든다.● 세 ... 시간 설정 기능들은 TEXT LCD를 통해 출력한다.☞ 각 기능들은 DIPSW를 통해 설정한다.☞ 시간, 날짝 변경은 SW를 통해 변경한다.☞ 입력 clk로 1MHz를 사용한다.2.

  리포트 | 78페이지 | 1,500원 | 등록일 2023.11.12 | 수정일 2023.11.24

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

  참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. ... 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. ... 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 ... 실험 이론(1) 플립플롭 회로a. ... 실험 장비HBE Combo-II SE3.

  리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

  ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등으로 제작할 수 없고 고집적 ASIC으로만 ... 실험의 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. ... 또한 TRANSISTOR LEVEL로 USER가 원하는 데로 설계하였기 때문에 변경시에는 그 주위에 있는 다른 부분들도 설계하기 부적합하다.2.

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. ... Conclusion- Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 설계 및 실험할 수 있다. ... 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한

  리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 ... Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. ... Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

  참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... 이는 회로를 Computer가 생성하다보니 어쩔수 없이 생기는 문제이다. ... 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니