"연산 결과 출력" 검색결과 1-20 / 6,419건

• 

  [방송통신대학교] C프로그래밍 출석 수업 과제 만점

  를 붙여야 한다.- & : 주소 연산자*//* 사용자 정의 함수를 호출하여 두 수를 곱하고 결과를 출력한다. ... */void main() {printf("Hello~ \n");/*- printf()함수를 사용하여 화면에 여러 종류의 자료를 출력- \n : 줄바꿈*/}1-1 실행결과1-2) 예제 ... 1-2예제 1-2 프로그램 소스코드/*예제 : 두 수를 키보드로 입력받아 곱의 결과를 출력하기파일 이름 : Multiplication.c수정 일자 : 2024 년 05월 06일작성자

  방송통신대 | 12페이지 | 5,000원 | 등록일 2024.08.04

  다운로드 장바구니
• 

  디지털 공학을 설명하고 2-입력 부울함수를 이용하여 2-입력 부울함수 곱셈을 구현하시오. 서론

  이러한 구성을 통해 두 함수의 출력 값의 논리 AND 연산이 수행되어 곱셈 연산의 결과를 얻을 수 있다.2-부울함수 곱셈 구현입력 변수: A, B2-입력 부울함수 F1: F1 = A ... 이후, F1과 F2의 출력 값을 AND 게이트에 연결하여 곱셈 연산의 결과를 얻는다.예를 들어, A = 1, B = 0인 경우를 가정해보겠다. ... 입력 변수의 조합에 따라 곱셈 연산의 결과를 얻을 수 있다.

  리포트 | 9페이지 | 3,000원 | 등록일 2024.07.09

  다운로드 장바구니
• 

  [A+보고서]전자회로실험-연산증폭기(op amp)

  V_out에 오실로스코프를 연결하여 출력전압이 사각파가 나오는 것을 확인한다.? 실험 결과1. 반전 증폭기? ... 또 미분기의 특성에 따라 삼각파의 기울기 미분값이 반전되어 출력되는 것도 확인할 수 있었습니다.? 결과 분석1) 반전 증폭기V1. ... 결과분석에서 다루겠습니다.?

  리포트 | 10페이지 | 2,000원 | 등록일 2024.06.28

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 4주차 예비보고서 A+

  ④의 결과는 출력전압의 상반부, 하반부가 잘려 있는 반면, ⑤의 결과 상반부/하반부 모두 온전하게 출력되었다. rail-to-rail 입출력을 갖는 소자를 통한 입출력 전압은 스윙폭이 ... 결과와 어떠한 차이가 있는지, 그리고 그 원인이 무엇인지 설명하시오.입력전압은 ③의 결과와 동일하게 나오지만, 출력전압의 상반부/하반부 부분이 잘려서 출력되었다. ... 라이브러리 중 Rail-to-rail 입출력을 갖는 소자를 찾아서 OPAMP를 교체하고 입출력 전압을 100ms동안 도시하시오. ④의 결과와 차이가 있는가?

  리포트 | 10페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  전자공학실험 20장 연산 증폭기 심화 실험 A+ 예비보고서

  )[표 22-3] 공통 모드 전압 이득을 계산하기 위한 측정 결과공통 모드 입력 전압의 크기(mV)공통 모드 입력주파수(kHz)공통 모드 출력 전압의 크기(mV)출력의 공통 모드 주파수 ... [표 22-5] 공통 모드 제거비(CMRR) 측정 결과연산 증폭기의 오프셋을 측정하기 위해 음의 입력 단자를 공통 모드 전압으로 두고, 양의 입력 단자 전압을 공통 모드 전압 부근에서 ... /us1V1V/us[표 22-7] 슬루율을 구하기 위한 측정 결과6 예비 보고 사항(1) 이번 실험에서 사용하고자 하는 연산 증폭기의 데이터시트를 보고, 다음 사항에 대한 파라미터들을

  리포트 | 18페이지 | 1,500원 | 등록일 2024.04.11

  다운로드 장바구니
• 

  [A+] 연산 증폭기 가산기, 미분기, 적분기 회로 예비보고서

  Multisim을 이용한 연산증폭기 가산기 측정 결과입력 저항 [k]출력전압 Vout(=V6) [V]비교R1R2R3시뮬레이션값이론값111-1.4999V-1.5V비슷함2.212.2- ... Multisim을 이용한 연산증폭기 미분기의 주파수 특성 측정 결과주파수 f [Hz]입력 전압 첨두간 전압Vin(pp) [V]출력 전압 첨두간 전압Vout(pp) [V]전압 이득Av101.993 ... Multisim을 이용한 연산증폭기 적분기의 주파수 특성 측정 결과주파수 f [Hz]입력 전압 첨두간 전압Vin(pp) [V]출력 전압 첨두간 전압Vout(pp) [V]전압 이득Av101.996

  리포트 | 18페이지 | 2,000원 | 등록일 2023.11.24

  다운로드 장바구니
• 

  인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

  Word값과 clk의 AND 연산 결과이므로 WR과 Word가 모두 1일 때 1이 출력됨을 확인하였다. ... Simulation 결과 및 분석SRAM에서 나온 출력을 가지고 연산하는 layout들을 하나의 block으로 합쳤다. ... Add구간에서 빨간색으로 표시한 연산 부분을 예로 들면 SRC1에 4’b1100, SRC2에 4’b1111입력이 들어오면 SRC1+SRC2를 한 결과인 4’b1011이 출력 결과 S로

  리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

  다운로드 장바구니
• 

  전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서

  결과 보고서실험 23_연산 증폭기 응용 회로 1과 목 명:전자공학실험1 실험 개요-이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. ... 결과 보고 (아날로그 전압 덧셈기 실험은 진행하지 않았습니다.)■ 실험회로 1 : 연산 증폭기를 이용한 반전 증폭기 회로■ 실험회로 2 : 연산 증폭기를 이용한 비반전 증폭기 회로반전 ... 때)3 고찰 사항(1) 실험회로 1과 2에서 연산 증폭기의 전압 이득이 반전 증폭기, 비반전 증폭기의 전압 이득에 미치는 영향을 연산 결과의 정확도와 연관 지어 설명하시오.: 실험회로

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.13

  다운로드 장바구니
• 

  기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

  출력 : 각각의 사칙연산의 결과값을 배타적으로 출력하기 위한 출력 신호와 2 진수 6bit 값의 출력을 10 진수 값으로 바꾸어 FND 에 구현 ＂ ALUs(Arithmetic logic ... code 7SegmentPSPICE 결과 3 PSPICE Simulation( 출력 )PSPICE 결과 3 PSPICE Simulation( 출력 )최종 3 최종 결과Q A{nameOfApplication ... 출 력 2bit 출력 to 7Segment 연산 출력값 2bit (6bit) 74185 ( Binary to BCD converter ) 7447 (BCD to7segment) BCD

  리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  [회로기초실험]연산 증폭기

  실험 결과가. 측정 데이터연산증폭기를 이용한 반전증폭R _{i}R _{f}증폭도(계산식포함)표기값측정값표기값측정값표기값 ... 연산증폭기의 증폭원리그림. 2의 부궤한 회로의 경우 초기에 아날로그 회로의 aliasing(일그러짐)제거에 사용되었다. aliasing 제거 원리를 간단히 설명하면, 먼저 출력 단위 ... 값은 입력 * -∞의 값을 출력하고, -∞와 feedback되는 값에 의 한 출력인 -∞ * -∞ = ±∞ 의 값을 출력하며 결국에는 +∞와 -∞를 계속해서 반복하게 된다.

  리포트 | 5페이지 | 2,000원 | 등록일 2024.01.28 | 수정일 2024.02.01

  다운로드 장바구니
• 

  [LG전자 VS 사업본부] [HW 채용연계형 인턴] 합격 자기소개서

  [연산증폭기 안정도 개선]대학 시절, 모두가 어렵다고 말했던 '연산증폭기 발진 이슈'를 해결하며, 출력 파형을 안정화한 경험이 있습니다.회로 연결 상으로는 문제가 없었음에도, 출력단에서 ... 그 결과 출력에서 발생하는 잡음을 제거할 수 있었습니다.설계한 회로의 기능을 검증하고, 검증 과정에서 발생한 안정성 문제를 해결함으로써 분석력과 문제해결역량을 길렀습니다. ... 이 과정에서, 발진과 연산증폭기의 gain이 trade off 관계를 가진다는 문제가 있었습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2022.12.26

  다운로드 장바구니
• 

  실험 22_연산 증폭기 특성 예비보고서

  [그림 22-16] 슬루율 측정을 위한 PSpice 모의실험 결과5 실험 절차연산 증폭기의 기본 특성 측정1. ... 측정 결과차동 모드 입력전압의 크기(mV)차동 모드 입력주파수(kHz)차통 모드 출력전압의 크기(mV)출력의 차통 모드주파수(kHz)차통 모드전압 이득(A _{cm})10****** ... [그림 22-15] PSpice 모의실험을 통해 슬루율을 측정하기 위한 회로도[그림 22-16]은 PSpice를 이용하여 연산 증폭기의 슬루율을 모의실험한 결과이다.

  리포트 | 22페이지 | 1,500원 | 등록일 2023.01.31

  다운로드 장바구니
• 

  전자공학실험 22장 연산 증폭기 특성 A+ 결과보고서

  결과 보고서실험 22_연산 증폭기 특성과 목 명:전자공학실험1 실험 개요-연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. ... 위한 회로연산 증폭기의 기본 특성 측정2연산 증폭기의 입력 및 출력 스윙 레벨을 구하시오. ... 결과를 보면 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가함을 알 수 있다.3공통 모드 전압 이득을 구하기 위해 연산 증폭기의 두 입력을 공통 모드 전압에 묶고, 10kHz의

  리포트 | 5페이지 | 1,500원 | 등록일 2024.05.13

  다운로드 장바구니
• 

  건국대학교 전기전자기초설계및소프트웨어실습 2주차 레포트 A+

  증가 연산자에 의한 결과값은 %d이고, 후위 증가 연산자에 의한 결과값은 %d입니다. ... , 후위 증가 연산자에 의한 결과값은 %d입니다. ... 이를 실행하면 “‘E’와 ‘e’로 시작하는 단어 수는 5개입니다.”라는 출력 결과가 나올 것이다.

  리포트 | 23페이지 | 7,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  컴퓨터 프로세서 GPU에 대해 조사하시오. 컴퓨터구조 과제점수 15점 만점을 받은 자료입니다.

  하지만, GPU는 연산에 대한 결과를 출력해 줄 수 있는 영상 출력 장치와 같이 사용되어야 제대로 된 결과를 보여줄 수 있으며, 이전보다 GPU의 사용 영역이 확장되어 수요가 점차 ... 즉, GPU가 연산을 수행하더라도 출력 장치가 없으면 결과값을 보여줄 수 없는 것이다. ... 따라서 GPU는 컴퓨터의 영상 출력 장치와 함께 사용하여야 GPU가 연산을 처리한 결과값을 확인할 수 있다.나) 현재에 수요가 급격하게 늘어나서 비용이 점점 오르고 있다.블록체인,

  리포트 | 4페이지 | 2,000원 | 등록일 2024.01.25

  다운로드 장바구니
• 

  방통대 방송대 자료구조 출석수업과제물 A+

  저장된다.이어서 ‘3’은 피연산자라서 바로 출력되고, 출력값은 ‘23’이 된다.다음 입력값은 연산자 ‘+’이고, 연산자이므로 스택에 저장되어야 한다. ... 이기 때문에 스택에 저장 단계 없이 바로 출력되어, 출력값은 ‘23*4’가 된다.다음으로는 연산자 ‘/’이기 때문에 스택 상단에 저장된 연산자 ‘+’와 비교해야 한다. ... 연산자보다 우선순위가 높거나 같으면, 기존의 상단 연산자는 스택에서 삭제하고 출력되어야 한다.

  방송통신대 | 9페이지 | 2,500원 | 등록일 2024.03.17

  다운로드 장바구니
• 

  2021 2학기 방송통신대학교 자료구조 출석수업과제물 A+받음

  우선순위를 비교한 결과 *가 +보다 더 높으므로, 스택에 가장 위에 저장된 *은 스택에서 삭제하고 출력된다.출력값은 ‘23*’이다.5) 4가 입력되었고, 피연산자이므로 바로 출력된다.출력값은 ... 출력값은 ‘23*4+56’이다.10) 입력 수식에서 더 이상의 값이 없으므로 스택에 저장된 연산자들을 순서대로 출력하면, 출력 결과는 ‘23*4+56*+’가 된다.4번 문제 주어진 ... 출력되었다.출력값은 ‘2’이다.2) 연산자 *는 스택에 저장된다.

  방송통신대 | 5페이지 | 3,000원 | 등록일 2022.03.14

  다운로드 장바구니
• 

  Term_Project_보고서_1조

  검토 및 고찰기능성편리성집적도구현 목표덧셈, 뺄셈10진수 입/출력5비트 입력제작 결과덧셈10진수 입/출력5비트 입력이번 텀 프로젝트에서는 ALUs (Arithmetic logic units ... BCD adder를 사용하여 우리가 구현하고자 하는 6비트 출력을 위하여 십의자리 연산과 일의자리 연산을 달리하였다. ... Simulation 분석 자료 (Pspice)[회로도]예) 7+5=12시뮬레이션 결과: 100104. 제작 결과>5.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 6주차 예비보고서 A+

  A3’, A2’, A1’, A0’에 1011을 뒤집어 0100을 입력하고, B3’, B2’, B1’, B0’에 1010을 입력하면 원하는 결과가 출력될 것이다.1.5 응용실험 (2) ... 실험 결과2.1 기본실험 (1)A 입력B 입력기능 선택 입력출력A3A2A1A0B3B2B1B0S3S2S1S0MCnCn+4F3F2F1F*************00110111011 plus ... Logic Unit), 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4비트의 출력값을 내보낸다.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 4주차 - 예비레포트

  LT1805 opamp를 사용하였다. ④의 결과와 다르게 출력전압이 입력전압의 -15배이다. ... 중 Rail-to-rail 입출력을 갖는 소자를 찾아서 OPAMP를 교체하고 입출력 전압을 100ms동안 도시하시오. ④의 결과와 차이가 있는가? ... 연산 증폭기의 기능은 두 단자 사이에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭시킨 후, 단일 신호로 출력하는 소자의 역할을 한다.개방 루프 이득과, 입력 저항은 무한대이고

  리포트 | 4페이지 | 5,000원 | 등록일 2024.08.10

  다운로드 장바구니