"논리회로 이론 및 설계 14주차" 검색결과 1-20 / 198건

• 

  논리회로 이론 및 설계 14주차 과제

  리포트 | 1페이지 | 1,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  부산대 어드벤처디자인 실험 7, 8 결과보고서(논리게이트)

  또한 논리회로를 간략화 하는 방법을 이해하고, AND, OR, NOT, XOR, NAND, NOR, NXOR 게이트를 사용하여 간략화 된 다단 논리회로의 설계방법을 익힌다.7.2 소요기기 ... -실험 과정13pin에 5V input을 넣어주고 12pin과 GND에 LED를 연결하였다. 14pin에 전력공급기를 통해 5V를 넣어주었다. ... 실험에 사용된 3:8 디코더의 반대역할을 하는 8:3의 논리 다이어그램과 진리표 작성3. 2:4 디코더를 사용하여 3:8 디코더를 설계

  리포트 | 7페이지 | 1,500원 | 등록일 2022.04.09

  다운로드 장바구니
• 

  전전설2 실험1 결과보고서

  실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 ... 회로 실험- 전가산기 회로 설계2. ... 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 전압 전류에 대하여 조사하시오.TTL :입력 전압출력 전압입력 전류출력 전류High22.720μA-0.4mALow0.80.4

  리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

  다운로드 장바구니
• 

  광운대학교 전기공학실험 실험8. 숫자표시기와 응용 결과레포트 [참고용]

  이처럼 부논리는 전류를 흘려주면 저항으로 흐르지 않고 접지로 흘러 점등이 되지 않는다.공통캐소드와 공통아노드 형식의 세부 모습이때, 저항값을 줄여주면 LED가 켜질 때 전류가 더 많이 ... 이때 디코더를 이용하여 BCD코드를 활용하고 여러 가지 디코더를 활용한 설계를 진행하여 숫자표시기-디코더 조합의 사용법을 완벽하게 익힌다.3. ... 단자: 명칭 및 역할:1) LT(Lamp Test): 입력단자, LOW 시 7개 모두 점등 > 접속 및 밝기 점검2) RBI(Ripple Blanking Input): LOW 시 입력이

  리포트 | 9페이지 | 1,500원 | 등록일 2024.01.02

  다운로드 장바구니
• 

  전전설2 실험1 결과보고서

  실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 ... 회로 실험- 전가산기 회로 설계2. ... 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 전압 전류에 대하여 조사하시오.TTL :입력 전압출력 전압입력 전류출력 전류High22.720μA-0.4mALow0.80.4

  리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

  다운로드 장바구니
• 

  실험3. 직렬 및 병렬 다이오드 구조

  결과보고서12주차실험3. 직렬 및 병렬 다이오드 구조1. ... 그래서 전반적인 회로 자체의 이해 이후의 실험은 보다 빠르게 진행할 수 있었다.또한 각 다이오드의 문턱전압을 이용하여 AND 등의 논리 게이트를 설계하였는데, 다이오드의 이러한 성질을 ... 회로의 저항을 측정하라.R = 2.14 k ohmsb.

  리포트 | 11페이지 | 9,000원 | 등록일 2022.10.01

  다운로드 장바구니
• 

  논리회로 간소화 결과보고서 A+

  이는 위의 진리표에서 보이는 것처럼 OR게이트를 연결한 회로와 3개의 NAND게이트를 연결한 회로가 같게 나타난다는 것을 보여준다.결론이번 실험에서는 부당한 코드 탐지기의 진리표와 ... 자료 및 관찰표 5-2 그림 5-4맵으로부터 읽은 최소 SOP:X = DC + BD두 곱의 항을 D로 인수분해하면:X = D(C+B)(그림 5-5를 회로로 구성한 것)(그림 5-5의 ... Experiment-Report(5장 논리회로 간소화)1.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

  다운로드 장바구니
• 

  예비보고서(5) 부호기복호기

  관련이론고정기능 조합논리회로에는 가산기, 비교기, 디코더, 인코더, 코드 변환기, 멀티플렉서, 디멀티플렉서 및 패리티 생성기/검사기 등 여러 종류의 고정기능 조합논리회로가 있다. ... 이 장에서는 조합논리회로의 기본적인 예가 되는 복호기와 부호기의 동작 원리 및 특성을 확인하고 부호 변환기의 동작을 살펴본다.2. ... 입력측에 어떠한 신호가 있는가를 검출해 주는 집적회로 또는 논리소자회로 등을 통들어 복호기라고 할 수 있다. n개의 입력에 대하여 출력은 2n개까지 있을 수 있다.다음 장.

  리포트 | 6페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험_2 Digital logic gate

  실제 회로설계 및 PCB 제작에서는 CMOS의 경우 사용하지 않는 gate때문에 오작동을 일으킬 수 있으므로, LOW또는 HIGH의 값을 연결해주는 것이 좋다. 74LS20의 경우 ... 막아준다.(4) 회로를 minimization하면 실제적인 회로 설계에서 어떤 장점들이 있는가? ... 이론logic signals and gates디지털 논리회로에서 bit 표현에 사용되는 논리값 0(low)과 1(high)은 활용되는 체계에 따라 여러 형태의 물리적인 양으로 표현된다

  리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응하는 high값, 0에 대응하는 low값만 중요하기 때문에 전류나 전압값이 정확해야 할 필요가 전혀 없다. ... 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 및 동작을 조사하시오.반가산기는 두 개의 input 값을 받아 sum과 carry를 출력하는 회로이다.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  시립대 전전설2 A+ 5주차 예비레포트

  배경이론 및 개념 PAGEREF _Toc148037403 \h 3 Hyperlink \l "_Toc148037404" 2. ... In-Lab 실험 내용 및 예상결과 PAGEREF _Toc148037405 \h 14 Hyperlink \l "_Toc148037406" 3.1. ... ’b11이고 S가 0일 때와 1일 때A-2’b10, B=2’b01이고 S가 0일 때와 1일 때장비에서 동작을 검증하시오.6) 응용 과제case문을 사용하여 아래의 진리표를 가지고 논리회로를

  리포트 | 26페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

  실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험한다. ... 실험 이론2.1. Adder가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. ... 산술 연산 논리와 비교기에 대해 행위수준 모델링 또는 module instatiation을 이용한 구조적 설계 등을 실험하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성한

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

  배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응하는 high값, 0에 대응하는 low값만 중요하기 때문에 전류나 전압값이 정확해야 할 필요가 전혀 없다. ... 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 및 동작을 조사하시오.반가산기는 두 개의 input 값을 받아 sum과 carry를 출력하는 회로이다.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 2주차

  date목록실험 목적배경 이론실험 장비실험 결과결론 및 토의참고 문헌1. ... AND 게이트와 반가산기는 익숙한 논리회로라 무리 없이 만들 수 있었다. 하지만 프로그램이 오류없이 구동되는 데까지 시간이 많이 걸렸다. ... 배경 이론1) Xilinx ISE의 특징(1) Xilinx 디바이스 제어용 소프트웨어(2) 설계, 컴파일, 시뮬레이션, 프로그램 지원(3) 설계 파일을 프로젝트화해서 관리(4) Schematic

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 3주차

  -표시장치(display devices)의 동작원리를 이해한다.3.이론1) Combinational circuit designCombinational 논리 회로 설계의 기본이 되는 ... 디지털 논리회로 실험 결과 보고서3주차 Decoders and Encoders5조1.실험제목: Decoders and Encoders2.실험목적:-일반적인 binary decoder의 ... -회로를 minimization 하게 되면 같은 기능을 수행하는 회로를 설계하더라도 더 적은 gate수, 더 적은 면적을 가지고 회로를 설계할 수 있다.

  리포트 | 12페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 6주차

  이론1) sequential 회로 : 순차 논리 회로(sequential)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 말한다. ... ) 그림 14의 회로를 구현한다. ... time의 정의를 파악하고 이 parameter가 순차 논리회로 설계에 어떻게 영향을 미치는지 알아보자.Hold time은 출력값을 얻기 위해 C가 인가된 후 유지되어야 하는 최소

  리포트 | 19페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

  디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. ... 관련 이론1) Decoder하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다. ... 따라서 논리 회로는 [그림 7]과 같이 구현될 수 있다.[그림 6] [그림 7]② Priority encoderencoder의 입력에 우선 순위를 부여한 논리 회로이다.

  리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  [A+보고서] 회로실험 CMOS-TTL Interface 결과 보고서

  설계 및 고찰(1) 실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.시스템에 interface을 한다는 것은 회로의 출력을 다른 전기적 특성을 갖는 시스템이나 ... CMOS-TTL Interface회로실험2 2주차 결과보고서? ... 자칫 충격을 줄 수 있다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.22 | 수정일 2024.07.21

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

  디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. ... 관련 이론1) TTL (Transistor Transistor Logic)반도체를 이용하여 구현한 논리회로의 한 종류이다. ... 실험 회로의 해석 및 예상 결과1) 과정 1-A[그림 6]의 회로에 대한 Xilinx ISE 시뮬레이션 결과는 [그림 7]과 같다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

  실험 이론3. 실험 기기 및 부품4. 실험 과정 및 예상하는 이론적인 실험 결과5. 주의 사항6. 참고 문헌1. ... 디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: 수2,3 XXX 교수님 XXX 조교님제출 일자: ... 실험 이론논리회로란 전기적 신호인 1과 0(high와 low)를 가지고 논리연산(AND, OR, NOT 등)을 수행하는 회로를 말한다.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

  다운로드 장바구니