"OR 연산" 검색결과 161-180 / 3,183건

• 

  기초실험및설계 - opamp를 이용한 기본증폭 결과보고서

  그러므로 유한적인V _{0}는V _{1} -V _{2} =0``or`V _{1} =V _{2}가 된다.연산 증폭기 회로의 모식도라. ... 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. ... 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 - Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다.

  리포트 | 10페이지 | 2,000원 | 등록일 2024.02.24

  다운로드 장바구니
• 

  2024 정보통신공학과 편입 전공면접 기출문제

  식을 보고 AND 게이트, OR 게이트 , NOT 게이트의 논리도를 그려라.Q. 2진수를 8진수, 16진수로 바꾸어라.Q. ... 논리도 그리기 A*B'+A'*BQ. 16진수 374를 2진수로 변환Q. c연산을 주로하는 레지스터가 무엇인가?Q. ... A/B**C+D*E-A*C(후위연산)Q. 스택은 어떤형태로 사용되는지 설명하시오.Q. waterfall 의 6단계Q.

  자기소개서 | 13페이지 | 30,000원 | 등록일 2023.10.18 | 수정일 2023.12.15

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

  실험 목적논리 연산 OR, XOR에 대해 알아보고 OR 게이트와 XOR 게이트의 작동을 확인한 후 이를 이용하여 반가산기와 전가산기를 제작한다.2. 실험 이론2.1. ... Adder가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. ... Half Adder반가산기는 이진수의 한 자릿수를 연산하고 자리 올림수는 자리 올림수 출력에 따라 출력한다.

  리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

  다운로드 장바구니
• 

  [예비보고서] 9.4-bit Adder 회로 설계

  map에서 1을 나타내는 항들을 최대한으로 묶어 간소화 된 불리언 식을 찾는다.S=A’B’Cin+A’B(Cin)’+ABCin+AB’(Cin)’=A⊕B⊕Cin (A,B,Cin의 XOR 연산 ... (NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다. ... (답안)(C)에서는 AND,OR,NOT 게이트를 이용하여 다소 복잡한 Full Adder 논리 회로를 설계하였다.

  리포트 | 3페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  sql 문 실행 예제

  prod_priceFROM ProductsWHERE prod_id = ‘id_01’ OR prod_id = ‘id_02’A : WHERE 절에서 OR 연산자 사용B : 쿼리 결과쿼리 ... AND/OR/IN/NOT 연산자 사용..실행 :쿼리 예 : ANDSELECT prod_id, prod_name, prod_priceFROM ProductsWHERE prod_id = ... ‘id_01’ AND prod_name = ‘apple’A : WHERE 절에서 AND 연산자 사용B : 쿼리 결과쿼리 예 : ORSELECT prod_id, prod_name,

  리포트 | 34페이지 | 2,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  효율적인 회로구현을 위한 부울 대수와 카르노 맵의 특징에 대해 설명하세요. 2) 성립한다는 것을 진리표를 이용하여 증명하세요.

  논리 변수를 사용하여 OR, AND, NOT이라는 연산자를 사용하여 계산합니다. ... 부울 대수는 2치 논리의 연산을 다루는 논리 수학의 대표적인 형태입니다. ... 논리에 따른 입출력 관계를 수학적인 집합의 연산 개념과 유사하게 출력하여 논리 값을 계산하는 특징이 있으며, 대수학과 다르게 참과 거짓의 논리 값 중의 하나를 상수라고 하고, 여러

  리포트 | 1페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2021.04.24

  다운로드 장바구니
• 

  [A+] 부산대 기계공학응용실험 PLC 및 모터제어 보고서

  래더 다이어그램은 논리 AND 연산자의 직렬회로나 논리 OR의 병렬회로에 분석이 용이하다.래더 다이어그램의 표현3) PLC의 작동원리PLC는 입출력 장치 및 프로그램으로 기계나 프로세서 ... 이를 표에 정의하였다.이름기호예위치AND·A·BA와 B가 모두 참이여야 참이 된다OR+A+BA와 B중 하나만 1이라도 참이 된다.NOT-{bar{A}}A가 참이면 거짓, A가 거짓이면 ... : PLC란 종래 제어반에 사용하던 릴레이, 타이머, 카운터 등의 기능을 IC, 트랜지스터등의 반도체 소자로 대체하고 기본적인 스퀸스 제어 기능에 수치 연산을 추가하여 프로그램제어가

  리포트 | 9페이지 | 2,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  컴퓨터구조 ) 전자계산시의 논리회로에서 조합논리회로와 순서논리회로의 차이점을 제시하고 구조 및 특징을 제시하시오.

  본론(1) 조합 논리회로조합 논리회로란 입력 신호만을 이용하여 출력을 결정하는 회로로, AND, NOT, OR, XOR 등을 기본으로 하여 논리 연산을 수행하는 것을 의미한다. ... 서론전자공학에 있어 논리회로(logic gate)란 불 대수를 물리적 장치로 구현한 것으로, 여러 개의 논리적 입력값에 대하여 연산을 수행함으로써 하나의 출력값을 얻는 전자회로를 의미한다 ... 반가산기의 진리표와 논리회로, 그리고 논리식은 다음과 같이 표현 가능하다.진리표ABSC*************101논리회로: 한 개의 AND 회로와 Exclusive-OR(XOR)

  리포트 | 5페이지 | 5,000원 | 등록일 2023.01.25

  다운로드 장바구니
• 

  디코더, mux, comprator, 4비트 감가산기

  |(or)가 됩니다. 1번째 빈칸은 a1과b1의 xor이기에 ^이 답이 됩니다. ... 우선은 입력값으로는 a,b와 부호를 결정짓는 op(1일 빼기연산을 0일 경우에는 덧셈연산을 합니다.) 값이 있습니다. ... 그리고 a와 b값을 8비트 연산으로 연결해주었습니다. 여기서 op값이 1로 지정해주어서 감산기를 만듭니다.4.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  3분스피치, 자유주제 _ 오진식 그놈을 알고싶다

  非 主流 BE 주류 그 놈의 CREATIVITY 비법 1생각의 사칙연산 그 놈의 CREATIVITY 비법 2전혀 어울릴 것 같지 않은 생각들의 조합 ! ... 불필요 or 어색한 부분 과감히 빼라 ! 대중들에게 생각의 몫을 남길 때 , 전달의 효과는 배가된다 ! 이해하기 쉬운 광고를 통해 대중과 메시지를 최대한 나누자 !

  리포트 | 19페이지 | 1,000원 | 등록일 2022.12.13

  다운로드 장바구니
• 

  전기및디지털회로실험 아두이노M3

  그 후 두 번째 반가산기의 다른 입력에 Ci를 연결하여 두 번째 반가산기의 출력값이 S값이 되고, 자리올림수 출력인 Cout은 두 반가산기의 자리올림수 출력을 OR 연산이 된다. ... AND, OR, NOT의 세 가지 종류의 논리회로만으로 구성할 수 있다. ... 전가산기전가산기는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다.

  리포트 | 17페이지 | 1,000원 | 등록일 2021.03.20 | 수정일 2023.02.28

  다운로드 장바구니
• 

  [통신공학실습] 1주차 결과레포트

  이 함수는 숫자 입력에 대해 비트 단위 연산을 수행한다.X와 Y를 입력으로 받아 X를 음수화한 후 Y와 음수화된 X의 논리적 OR를 계산한다. ... 숫자 입력에 대하여 비트단위 연산을 수행한다.입력의 논리적 OR를 계산한다. 두 입력은 Boolean 값, 숫자형, 혹은 에러 클러스터여야 한다. ... 숫자 팔레트에서 이 함수를 선택할 때 기본형태는 더하기 형태이고, Boolean 팔레트에서 선택할 때 기본 형태는 OR 형태이다.입력의 논리적 NAND를 계산한다.

  리포트 | 22페이지 | 1,500원 | 등록일 2020.02.14

  다운로드 장바구니
• 

  인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

  Sense_clk은 WR과 clk의 OR 연산 결과이므로 WR이 1일 때 그 값이 1이고 WR이 0이면 clk 신호를 내보낸다.W값은 W0, W4, W7을 대표로 조사했는데 W값은 ... Data를 읽고 (Fetch) 이를 해독해서(Decode) 주어진 일을 수행한다.• 정해진 명령에 따라 레지스터 연산, 산술 연산, 논리 연산 등을 수행하며 명령어를 조합하여 특정 ... 수행하는 장치로 레지스터로부터 피연산자를 받고 연산한 다음 그 결과를 다시레지스터에 저장한다.

  리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

  다운로드 장바구니
• 

  디시설, 디지털시스템설계 이론과제 7주차 인하대

  참 거짓을 판단하여 1 or 0을 각 y값에 전달한다.input으로 a, b 이외의 것은 받지 않으므로 cascade 하여 사용하지는 않는다.디지털시스템설계 이론과제 HW7 ... 따라서 ||연산 왼쪽의 연산으로 출력 값이 결정된다.입력 값으로 iaeqb, iagtb, ialtb를 받기 때문에 cascade해서 더 높은 bit의 숫자 크기비교를 할 수 있다. ... 우선 Iaeqb는 1이고 Iagtb, Ialtb는 모두 0이기 때문에 두번째, 세번째 assign문의 || 오른쪽 연산식은 모두 0이다.

  리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  예비보고서(7 가산기)

  전가산기 논리회로는 두 개의 반가산기가 그림 5(a)의 블록 선도와 같이 각각의 캐리 출력이 OR되어 전가산기를 구성하고 있다. ... Cin을 AND한 항을 OR하면 얻을 수 있다.C _{out}=AB+(A?B)Cin▲ 그림 5 반가산기로 구현한 전가산기 그림 4(b)는 가산기에 대한 논리회로이다. ... XOR 게이트는 AND 게이트, OR 게이트 및 인버터로 구현된다.(2) 전가산기전가산기(full adder)는 캐리를 포함한 3개의 입력 즉, A, B 두 개의 수와 전단의 자리올림C

  리포트 | 9페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  FPGA [component & generate & generic ]

  이러한 회로는 비트의 수가 커지면 커질수록 연산이 느려진다는 단점이 있다. ... [실습 과제 : 1bit full adder 를 component로 이용해서 4bit adder를 설계]먼저 이 코드를 완성시키기 위해서는 or게이트와 half-adder(반가산기) ... 복수개의 가산기는 전가산기의 carry 입력이 이전 가산기의 carry 출력이므로 하나의 전가산기가 계산되기 위해 이전 가산기의 연산을 기다려야만 한다.

  리포트 | 5페이지 | 1,500원 | 등록일 2020.10.22 | 수정일 2021.04.15

  다운로드 장바구니
• 

  논리회로설계실험_반가산기/전가산기 결과레포트

  된다.구조적 모델링구조적 모델링Half_Adder와 ORG2라는 이름의 component 내에서 반가산기와 OR Gate를 각각 자료 흐름 모델링으로 표현하였다.반가산기를 나타내기 ... 실습전까지만 해도 전혀 몰랐던 사실들을 알게되어서 뿌듯한 시간이었다.(2)AND 게이트, OR 게이트를 설계해봤던 저번 실습에 이어 이번실습에서는 반가산기, 전가산기, 병렬가산기를 ... 위한 Half_Adder와 OR Gate를 나타내기 위한 ORG2를 component로 지정한 후, component들을 서로 연결하며 전가산기를 표현하였다.전가산기 내부에는 게이트끼리

  리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  울산대학교 디지털실험예비22 디지털 논리회로의 전압특성과 지연시간

  실험 이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이다. ... 이 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능을 ... Schmitt Trigger는 잡음이 많은 경우 자화곡선과 같이 작용하여 2진수로 만드는 회로로 트랜지스터나 연산 증폭기를 이용하여 만들 수 있다.

  리포트 | 5페이지 | 2,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  논리 게이트, 부울의 법칙 및 드모르간의 정리 예비레포트

  「A 또는 B이다」라고 말한 인간의 표현을 기호(AND, OR, NOT 등의 논리연산자)를 사용하여 대수적으로 취급하도록 한 것이며, 이것을 응용하여 컴퓨터의 회로설계를 할 수 있다 ... 즉, 두 입력값이 동일한 경우에 출력은 항상 거짓이 된다.[10]진리표논리 연산에 대한 연산표. ... 및 XOR의 진리표 작성(2) 펄스 파형을 이용한 OR 및 XOR 논리 게이트의 테스트(3) OR 및 XOR 게이트를 이용한 4비트 2진수의 1의 보수 또는 2의 보수를 취하는 회로

  리포트 | 11페이지 | 1,500원 | 등록일 2022.08.26 | 수정일 2022.08.29

  다운로드 장바구니
• 

  VHDL_2_MUX,DEMUX,비교기,ALU,Hamming code

  연산은 and, or, xor, + 4가지이다.선택출력S1S0Y00A + B01A or B10A and B11A xor B2.소스코드 설명컴퓨터는 최상위 비트를 부호비트로 인식한다. ... 그런데 입력 신호를 std_logic이 아닌 unsigned형으로 해보려고 하니 xor, and, or 등의 연산이 정의되어 있지 않다는 오류 메시지가 떴다. conv 함수를 이용해보려 ... 주제 배경 이론ALU는 CPU에서 연산을 담당하는 소자로 제어신호 발생기에서 제어신호를 발생시키면 디코더를 거쳐서 어떤 동작을 할지, 즉 산술, 논리 등의 연산을 하고 결과 값을 레지스터에

  리포트 | 35페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

  다운로드 장바구니