"피스파이스 회로도" 검색결과 121-140 / 183건

• 

  보고서 5,8

  구성 피스파이스에서는 LED의 소자와 스위치 소자를 찾지 못하였다. ... .< 7432 > < 7486 >< 회로도는 각 게이트 옆에 OR캐드를 사용하였습니다.>● 실험 순서 요약1. ... 그림5-1회로도를 구성하고 주파수 1khz 설정 후 s1이 개방된 상태에서 와 닫힌 상태에서 출력을 관찰하고 파형을 그린다.4.

  리포트 | 19페이지 | 2,500원 | 등록일 2011.02.17

  다운로드 장바구니
• 

  전자회로실험_전압조절회로(결과)

  ~10 [V] 변화 준 데이터:피스파이스의 데이터를 보게 되면, 저항이 560Ω , 1kΩ , 2kΩ , 3.3kΩ , 4.7kΩ , 5.6kΩ , 6.8kΩ , 8.2kΩ , 10kΩ ... 구성하고, 이 때 입력신호가 4～10V 범위에서 변동할 때 출력전압의 변동을 측정하여 line regulation를 계산하고 이론값과 비교하시오.회로도4~10 [V] 변화 준 데이터 ... 것을 알 수 있다.실험2) 입력신호를 5V로 고정하고, 부하저항을 6～18kΩ 사이에서 변화시킬 경우 출력전압를 측정하여 load regulation을 계산하고 이론값과 비교하시오.회로도4

  리포트 | 7페이지 | 1,000원 | 등록일 2012.10.20

  다운로드 장바구니
• 

  전자회로실험_예비8

  직접도가 높아질수록 효율적인 Output stage를 고려하는 것은 필수사항이다. ... 이를 설명하면 우선 이 회로에서 두 개의 트랜지스터가 동시에 켜질수는 없다. ... 생성할 수 있는 회로들에 관해 학습한다.2.이론출력단 (Output stage) : 출력단의 목적은 증폭기에 작은 출력저항을 제공하는 것이다.

  리포트 | 11페이지 | 2,500원 | 등록일 2012.07.13

  다운로드 장바구니
• 

  아주대 전자회로실험 예비8 OUTPUT STAGE

  이러한 특징은 위의 오실로스코프 파형과 피스파이스 시뮬레이션이 동일한 결과를 보여주고 있다. ... SAB입력출력측정값0.051rms0.042rms0.041rms5.24.8시뮬값0.10.083-0.028~+0.0895.94.3A전압B전압C전압D전압E전압F전압Q1c전류Q1b전류Q1e전류S전압A전압B전압Q1c전류Q1b전류Q1e전류12Vpp시 입출력시뮬레이션 회로도A ... B입력출력CollectorBaseEmitterb측정값0.025rms0.025rms0.025rms115.55.21.677m64.4m1.752m26.33시뮬값0.050.050.05115.94.8859u47.7u905.4u18회로A전압B전압C전압D전압E전압F전압Q1c전류Q1b전류Q1e전류0.1Vpp시입출력(ac)0.1Vpp시입출력(dc)S전압A전압B전압12Vpp시 입출력Q1c전류Q1b전류Q1e전류시뮬레이션 회로도A

  리포트 | 5페이지 | 1,500원 | 등록일 2014.10.05 | 수정일 2017.08.03

  다운로드 장바구니
• 

  직렬RC회로의임피던스,전압관계_C_10_2008271110_문호준

  예비 레포트 작성시 정확한 목적을 이해하지 못해 피스파이스로 한가지저항에 대한 회로만 그래프를 익혔더니 실제로 실험을 할 때 위상각에 대해 이해가 부족해서 실험시간이 오래 걸렸다. ... 커패시터를 사용하였을 때 전류의 위상은 전압의 위상에서 40도 정도 뒤져있다.45-2 직렬회로에서 위상각과 전압의 관계Resistance RatedValueΩCapacitance( ... 저항값을 1K옴으로 하고 0.033uF 짜리 커패시터를 사용하였을 때 전류의 위상은 전압의 위상에서 70도 정도 뒤져있다.직렬회로에서 저항값을 6.8K옴으로 하고 0.033uF 짜리

  리포트 | 7페이지 | 1,000원 | 등록일 2011.03.30

  다운로드 장바구니
• 

  설계1_C측정회로_예비

  피스파이스를 통해 두 가지 방법을 구현해 보았다. ... C 측정회로전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 ... 목적C 측정회로를 구성하고 교류 신호를 이용해 C 값을 측정한다.II. 이론 및 유의사항위의 회로는 전자회로 시간에 익히 배운 반전 적분기 회로이다.

  리포트 | 5페이지 | 4,000원 | 등록일 2011.10.06

  다운로드 장바구니
• 

  [토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

  Schematic >< 피스파이스 시뮬레이션 결과 >A. ... ORCAD Schematic >< 피스파이스 시뮬레이션 결과 >1번 시뮬레이션 경우은 시간이 걸리고 무엇보다 3,4번처럼 입력이 4개 이상인 경우에는 방법이 없으므로 결국 오실로스코프로 ... : 1번실험->2번실험->3번실험 으로 이어지는 것을 회로도를 통해 파악할 수 있었다. 2번 실험의 갖았던 의문을 3번 실험을 하면서 풀 수 있었다.

  리포트 | 42페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

  다운로드 장바구니
• 

  전기회로설계최종결과보고서

  아직도 왜 그런 에러가 뜨는 지 알 수 없으며 , 그 에러는 피스파이스와 프로비즘 , 티나에서 공통으로 나온 에러로 회로상의 문제로 보입니다 . ... Ω마지막으로 저항의 총 값 Req 를 구해 전류 값을 구해보았습니다 .PSpice 값 확인 I =100v / 13.19 Ω = 7.58A여러 조언을 받아 머리를 맞대 겨우 구상한 피스파이스 ... 전기 회로 설계개 요 회로소개 ProVSM 소개 회로도 회로풀이 결론 새로운 회로도 회로풀이 추가된 회로도 최종 결과 보고서최종 결과보고 목차 입니다 .

  리포트 | 60페이지 | 2,000원 | 등록일 2010.11.24

  다운로드 장바구니
• 

  실험6_선형 레귤레이터 회로_예비

  시뮬레이션 결과(1) Series Regulator- 피스파이스를 이용하여 아래와 같이 Series Regulator 회로를 구성하여 시뮬레이션하였다. ... 실험이론① Series Regulator▲ Linear voltage regulator의 블록도▲ op-amp를 사용한 series regulator왼쪽 그림은 선형 레귤레이터의 블록도를 ... 추가한다.는 약 0.7V를 넘을 수 없으므로로 흐를 수 있는 최대 전류는로 제한된다.② Shunt Regulator왼쪽 그림은 shunt regulator의 블록도를 나타낸다.

  리포트 | 5페이지 | 1,000원 | 등록일 2011.07.05

  다운로드 장바구니
• 

  [실험3] 결과보고서, 미적분기, 정궤환회로. 시뮬레이션 포함

  ▣ 미분기① 실험 회로② 실험 결과 사진 및 시뮬레이션 비교미분기 실험결과 화면미분기 시뮬레이션값피스파이스를 통한 미분기 시뮬레이션③ 실험 결과 해석 및 시뮬레이션과 비교- 위의 회로는 ... 피스파이스에서의 VP-P는 11[V]임을 확인하였고 실험에서는 대략 10.5[V]가 나옴을 확인하였다. ... .▣ 적분기① 실험 회로② 실험 결과 사진 및 시뮬레이션 비교적분기 실험결과 화면적분기 시뮬레이션값출력 VP_P=(5.6827-(-5.5050))=11.18[V]피스파이스를 통한 시뮬레이션

  리포트 | 9페이지 | 1,000원 | 등록일 2010.04.04

  다운로드 장바구니
• 

  전파 정류기(Full Rectifier)의 pspice 시뮬레이션

  피스파이스 시뮬레이션(회로도+결과파형) 3. ... 결과분석대략 위와 같은 구성을 가지고 있습니다.상세한 결과분석을 통하여 누구나 회로도 및 결과파형에 대한이해를 할 수 있도록 하였습니다.

  리포트 | 12페이지 | 2,000원 | 등록일 2009.02.09

  다운로드 장바구니
• 

  설계2 예비

  0V node E : -6.299Vnode B : -35.17V node F : -35.17Vnode C : 1.195V node G : 6.303Vnode D : -6.289V피스파이스 ... =-(II)=-0.33mA/V(1II1) = -165V/V=-(II)=-0.66mA/V(0.5II 0.5) = -165V/V== -165(-165)≒27225V/VPspice 회로도 ... *이면와가 연결되지 않는 것이다.node E F 전압a) 입력을 주지 않았을때 시간에 따라 증폭단의 전압이일정하므로 안정적으로 동작한다고 볼 수 있다.b) 위의 회로도 참조node

  리포트 | 9페이지 | 1,500원 | 등록일 2011.06.11

  다운로드 장바구니
• 

  [토끼] 연산 증폭기 실험 OP AMP, 비교기, 슈미트트리거, 적분기, peakdetector 등

  그럼 피스파이스의 시뮬레이션결과와 오실로스코프로측정한 결과처럼 V+의 전압 값이 V-에 입< 시뮬레이션 파형 >다이오드는 커패시터에 저장된 값이 역으로 흐르는 것을 방지 하는 역할을 ... - 실험 3.2 DATA (슈미트 트리거)< 회로도 >< 시뮬레이션 결과 >< 실제 회로 >< 측정결과 >B. ... 동작을 확인하고 일반비교기와 슈미트 트리거 회로의 차이를 분석하라.* A - 실험 3.1 DATA (비교기)< 회로도 >< 시뮬레이션 결과 >< 실제 회로 >< 측정결과 >* A

  리포트 | 41페이지 | 3,500원 | 등록일 2013.01.09

  다운로드 장바구니
• 

  설계2_예비보고서

  stable)으로 동작하는지 검증하시오.b) Node A ~ G 의 DC 바이어스 전압을 측정하시오.NodeABCDEFG전압(V)7.027.017.020.49-0.73-7.1213.09▶ 피스파이스틀 ... 설계한 회로의 모든 소자 크기를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오.5. ... CMOS OP AMP전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는

  리포트 | 5페이지 | 4,000원 | 등록일 2011.10.06

  다운로드 장바구니
• 

  전자회로실험_설계2 결과

  시뮬레이션의 값과는 차이가 있었는데 이는 피스파이스를 돌린 소자와 실제 실험을 할 때의 소자의 L값과 W값이 일치하지 않기 때문에 이러한 다른 결과가 나오는 것이다.4. ... 알맞게 결선하는 데에 시간을 많이 소비했고 교재에 있는 번호가 잘못 되어서 교재의 회로구성도와 핀구성도를 보고 번호를 수정하는데에도 시간이 걸렸다. ... 그에 상응하는 이득을 ‘중간주파수 이득(midband gain)'이라고 부른다.,값은 함수의 크기가 최대값의만큼, 3dB만큼 떨어진 지점의 주파수를 뜻한다.그림 CD4007의 내부 회로도CMOS

  리포트 | 8페이지 | 2,500원 | 등록일 2012.07.13

  다운로드 장바구니
• 

  [텀프로젝트] 디지털소자를 이용한 시간설정 기능이 있는 `다운카운터`

  제작 후기 및 결과 토의우리조는 99분 다운카운터를 만들기로 하였고 제작에 들어갔다.피스파이스로 그려진 회로도를 다시 실제 사용 소자의 핀 배열에 맞추어서 다시 그린 후 시작하였는데 ... 회로도수정처음에 작성한 회로도 그림 3을 전부 꾸며놓고 실행해 봤지만 실행되지 않았다. 다시 수정하여 실행해 보려고 해보았지만 회로도가 너무 복잡해 디버깅이 힘들었다. ... 경보회로 및 스타트/데이터 수집회로를 빼고 다시 회로도를 수정하였다.(5) 전체회로도(6) PRESET DOWN 카운터 회로 다운카운터와 프리셋 회로저항은 풀다운 저항으로 330Ω을

  리포트 | 12페이지 | 1,500원 | 등록일 2011.11.20

  다운로드 장바구니
• 

  1.Basic Gates[결과]

  그 래서 피스파이스를 이용하여 얻은 결과값을 바탕으로 드모르간의 정리를 증명할 수 있었다. ... 그림 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate를 구성하고 각각의 입력에 대한 출력의 결과를 토대로 truth table을 작성하라.회로도시뮬레이션 ... (b) 회로도시뮬레이션 결과INPUTOUTPUTABCXYUVW0001000000110000010100011001000101101011101011011101000111101111☞ 출력값

  리포트 | 6페이지 | 1,000원 | 등록일 2011.07.05

  다운로드 장바구니
• 

  3.가산기와 감산기[결과]

  이를 피스파이스에서 직접 회로를 구성하고 시뮬레이션 해보며 간접적으로 느낄 수 있었다. ... 두 회로의 큰 특징은 처리시간과 회로도에서 차이가 나는데, 직렬 가산기는 회로도가 간단한 것에 비해 속도가 느리며, 병렬 가산기는 처리시간이 빠르지만 회로가 복잡하다는 점이다. ... gate와 OR gate를 이용하여도 반가산기를 구성할 수 있지만, 위와 같이 더 간단하게 반가산기를 구성할 수 있다.(2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라.회로도시뮬레이션INPUT

  리포트 | 7페이지 | 1,000원 | 등록일 2011.07.05

  다운로드 장바구니
• 

  전자회로실험_설계1예비

  →발진 주기 유도 과정(위의 회로도 참고)① 위의 회로를 구성.② 출력 파형의 주기 T를 측정.③ R값과을 측정 및 계산하여로 주어지는 커패시턴스값을 계산.⑤ 측정하고자 하는 커패시터를 ... 회로선택(1)사각파 발생기를 이용하여 시정수를 계산하여 C를 측정하는 회로3. ... 설계 목적- 값을 알지 못하는 capacitor의 capacitance를 사각파 발생기 회로의 발진 주기를 통해 측정.2.

  리포트 | 4페이지 | 1,500원 | 등록일 2012.07.13

  다운로드 장바구니
• 

  전자회로 실험 1장 수동소자의 주파수 특성

  -실험결과 데이터- 피스파이스를 이용한 시뮬레이션 데이터◎저항의 임피던스◎ 콘덴서의 임피던스◎ 인덕터의 임피던스2. 위의 그래프를 보고 각 소자의 주파수 특성을 설명하시오. ... 실험 회로도1. 저항의 주파수 특성2. 콘덴서의 주파수 특성3. 인덕터의 주파수 특성2. ... 저항의 주파수 특성(1) 회로를 브레드보드에 구성한다.(2) 파형발생기로 진폭 1V의 사인파를 발생시키도록 한다.(3) 오실로스코프의 CH1을 회로의 입력단자에 연결하고 수직설정에서

  리포트 | 6페이지 | 1,500원 | 등록일 2012.03.26

  다운로드 장바구니