"논리회로 결과레포트" 검색결과 101-120 / 677건

• 

  시립대 전전설2 Velilog 결과리포트 6주차

  Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1 ... 결과1) 직렬입력 / 병렬출력 회로- 시뮬레이션Functional simulation- 시뮬레이션 결과 resetn이 0일 때는 출력 q가 0000이고 그 외, 즉 resetn이 1이고 ... 이번 실험에서 주의 해야 했었던 점은 - 응용과제를 하기 전 예비 레포트를 작성하면서 입력에 clk(클럭)을 처음으로 사용해봤었는데 always문의 조건으로 clk가 상승하는 것을

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  [논리회로실험] 실험7. Shift Register 예비보고서

  :과목명: 논리회로실험교수명:학 번:성 명:실험 7. ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 ... 동료애: 동료와 협력자가 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일

  리포트 | 7페이지 | 1,500원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  [논리회로실험] 실험7. Shift Register 결과보고서

  :과목명: 논리회로실험교수명:학 번:성 명:실험 7. ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 ... 단일 IC칩 대신 플립플롭을 사용하여 회로를 구성했고 6 bit 시프트 레지스터이기에 플립플롭은 6개를 사용했다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  [전자회로] Pspice (드모르간의 정리) 실험 레포트

  NAND gate를 이용한 기본 논리 회로a) A+B = ((A+B)’)’ b) A ? B = ((A ? B)’)’ = (A’ + B’)’2. GATE 와 결과(A ? ... NOR gate를 이용한 기본 논리 회로a) A ? B = ((A ? B)’)’ b) A+B = ((A+B)’)’ = (A’ ? B’)’3. ... 레포트1제출일전공강의학번담당교수이름1. 원리◆제 1정리 :변수들의 곱의 보수는 각각의 변수의 보수를 취해 합한 것과 같다.

  리포트 | 3페이지 | 2,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  기본로직 설계 및 시뮬레이션 검증 회로설계

  REPORT기본로직 설계 및 시뮬레이션 검증제출일2020전 공.과 목디지털회로설계학 번담당교수.이 름.목 차제 1장 서론1-1 1차 레포트의 필요성 및 목적1-2 레포트의 과정제 2장 ... 목적각각의 논리게이트의 동작을 Quartusll 13.0시뮬레이션을 통해 schematic, VHDL 디자인을 하여Quartusll 개발환경에 적응하기위함AND, OR, NOT, ... 합성 그리고VWF 에디터 창에서 파형을 입력 후 Funtional Simulation 실행입력한 회로의 합성결과가 내가 의도 하는 대로 나오는지 확인하는 단계에서의도하는대로 동작한다면

  리포트 | 32페이지 | 2,000원 | 등록일 2022.01.05

  다운로드 장바구니
• 

  전기및디지털회로실험 실험2 예비보고서

  전기및디지털회로실험예비레포트담당교수 :학과 :학번 :이름 :목차실험 명실험 개요이론 조사- 기본 논리게이트- 논리게이트 IC4. ... 이 장치는 하나 또는 그 이상의 이진(binary) 입력에 대해 논리적인 연산을 수행하고 그 결과를 단일 이진 출력으로 나타내게 한다. ... 오늘날 컴퓨터의 연산은 논리게이트의 조합이 기반이 되어 이루어져 있다.아래의 그림1과 그림2는 각종 논리회로도와 그 진리표를 나타낸다.

  리포트 | 10페이지 | 1,000원 | 등록일 2023.06.30

  다운로드 장바구니
• 

  디지털 논리회로2 설계과제

  디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계알고리즘 ... Z1 > A 이면 비교기의 결과가1이다. 1이 Z[0](Z2의 LSB)에 시프트되고 감산기가 작동되어 감산의 결과가 Z1에 대입된다. ... 감산의 결과가 Z1에 업데이트되며 이것을 나머지, 최종 비교의 결과가 Z2에 업데이트되며 이것을 몫이라고 한다.ASMD Chart제어기 설계에서 [S_idle, S_1, S-2]

  리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

  다운로드 장바구니
• 

  디지털 논리회로와 광센서

  디지털 논리회로와 광센서메인 레포트실험 목표CdS 광센서의 기본적인 특성을 알아본다.DAC를 이용하여 조도계를 만들어 본다.실험 이론CdS 광센서광센서는 빛이나 다른 전자기파를 검출하는 ... 소자에 빛을 다양하게 비춰주면서 저항을 측정해본다.광센서 응용회로CdS셀과 논리회로를 이용하면 일정 정도의 조도를 기준으로 동작하는 스위치를 만들 수 있다.아래 그림과 같은 회로를 ... 조도계전압범위를 조정하지 않은 경우전압범위를 조정해준 경우조도계에 빛을 비추지 않은 경우 segment에 표시되는 수 6~7조도계에 빛을 비추는 경우 segment에 표시되는 수 7~8결과

  리포트 | 8페이지 | 1,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  설계 소프트웨어 실습 PSPICE 레포트

  실습 레포트과목명설계 소프트웨어 실습학년2 학년분반2 분반학번학과전기공학과이름Bias point 1.1회로이론 교재 번역본 196p, SP4-4회로도시뮬레이션 결과Bias point ... (a) x’y’ + xy + x’y = (y’ + y)x’ + xy = x’ + xy회로도 구성시뮬레이션 결과b = (x + y)(x + y’)회로도 구성시뮬레이션 결과c = x’y ... 출력digital ciruit 5.2digital logic and computer design by morris mano, 69p P2-2(a), (b)는 전압 해석 (c), (d)는 논리

  리포트 | 26페이지 | 1,500원 | 등록일 2020.03.25

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서2

  일반적으로 논리회로에서의 논리소자들이 취하는 전류, 전압 값들은 연속적이며 이러한 연속적인 값들에대해 논리소자들은 High, Low의 범위를 지정하여 사용한다.? ... :과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부0) 실험 목적1. ... 현실의 아날로그 시스템을 논리회로의 디지털 시스템으로 적용할 때 발생하는 문제를 이해하고 그것을 보정 및 이용할 수 있다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  기초전자회로실험 - Moore & Mealy Machine 예비레포트

  마지막으로 최적화된결과로 적절한 논리 회로도를 설계한다. [2][3]2) Moore Machine & Mealy Machine :무어 머신(Moore Machine)은 순서논리회로의 ... 6주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Moore & Mealy Machine2. ... 이해하기 쉬운 반면에 밀리 머신은 직관적이지가 않아, 즉 현재 상태와 input에 의해 결과값을 출력하기 때문에 이해하기 어렵다는 단점이 있다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  논리게이트 결과보고서 A+

  Experiment-Report(3장 논리게이트)1. ... 결과 분석각 실험 결과는 7400 2입력 NAND게이트와 7402 2입력 NOR게이트를 사용하여 여러 논리 게이트를 구현한 것이다. 표 3-2는 NAND게이트를 구현한 것이다. ... 이는 전압을 강하게 줘서 발생한 결과였다. 전압을 낮춰서 다시 실험해보니 정상적으로 작동했었다. 적당한 전압을 줘야 회로가 제대로 구현된다는 점을 알게되었다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

  디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. ... 이 것은 회로가 단순하고 직관적인 장점이 있지만, partial product가 많아 연산 속도가 느리고 음수의 곱셈은 불가하다는 단점이 있었다. ... 실험개요1) 4비트 곱셈기의 구조와 원리를 이해한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  CMOS Inverter의 DC 특성 실험 레포트(예비,결과)

  인버터 논리소자이다. ... 결과 레포트- 실험 결과 및 고찰지난번 실험은 공통 소스(Common Source) MOSFET을 이용하여 특성을 알아보는 실험을 진행하였다. ... 회로 연결은 재확인을 여러 번 해보았기 때문에 아니라고 생각되고, 그렇기 때문에 MOSFET이 타버려서 올바른 결과값이 나오지 못했던 것 같다.

  리포트 | 7페이지 | 2,500원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  [디지털공학개론] 아래의 POS형 부울 함수들에 대한 카르노 맵을 작성하세요. 단, 맵에는 '0'으로 채워지는 셀들만 표시하세요.

  디지털 논리 회로 (이론, 실험, 시뮬레이션). 기한재, 2024. ... 부울 함수는 다양한 논리 회로의 동작을 수학적으로 표현하며, 이러한 함수의 간소화와 최적화를 통해 회로의 복잡성을 줄이고 효율성을 향상시킬 수 있다. ... 과목명 : 디지털공학개론 레포트 주제 : 아래의 POS형 부울 함수들에 대한 카르노 맵을 작성하세요.

  리포트 | 6페이지 | 2,000원 | 등록일 2024.08.22 | 수정일 2024.09.03

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서5

  :과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험5. ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 ... 동료애: 동료와 협력자가 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일

  리포트 | 10페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (디지털실험A+)디코더를 이용한 조합논리_결과보고서

  Experiment-Report(8장 디코더를 이용한 조합논리)1. 실험목적디코더를 이용한 다중 출력 조합 논리 회로를 구현한다.2. ... 결과 분석이번 실험은 디코더의 동작 원리를 다시 상기하고 IC칩으로 직접 실험을 해보는 시간이었다. ... 자료 및 관찰디코더 역할을 수행하는 IC의 사진이다.A,B,C를 모두 1로 연결한 회로.(디코더 Y7에 불이 안들어옴)A,B,C를 모두 0으로 연결한 회로.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

  실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험한다. ... Adder가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. ... [표 2] 전가산기의 진리표[사진 2] 전가산기 회로도2.1.3. 4-bit Ripple Carry Adder복수의 전가산기를 이용하여 임의의 비트 수를 더하는 논리 회로를 만들 수

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 5주차

  실험 목적이번 실험은 조합논리 회로를 설계하는 것으로 조합논리 회로란 여태까지 만들었던 AND, OR, NOT 의 세가지 기본회로를 조합하여 구성하는 논리회로를 말한다. ... 중 하나를 출력하는 논리회로이다. ... Verilog HDL 실습 5주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험

  리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. ... 따라서 carry out = AB + (A⊕B)Cin이를 표현한 논리회로도는 아래와 같다. ... 이에 반해 ASIC 방식은 복잡한 논리 회로를 구현할 때 사용되고 빠르게 동작한다는 장점이 있다.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니