"Flip-Flop 결과보고서" 검색결과 81-100 / 260건

• 

  디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

  디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? ... 회로도, 이론값, 실험결과, 결과분석실험1) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKQQ'0*************101101- 실험결과J=0, K=1, Q'=1 J=0 ... 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지고 있는데, 실험 결과도 이와 같이 D = 0 일 때는 Q = 0, D = 1 일 때는 Q = 1이 측정되었다.실험5

  리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 7번 실험 Shift Register 예비보고서

  7번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 7. Shift Register1. ... 공통의 클럭을 입력하여 다음 상태 시프트를 제어한다. 4개의 J-K Flip-Flop을 동시에 상승 펄스로 데이터를 레지스터에 저장한다. ... 및 소자IC 이름74HC00 (Quad 2-input NAND Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY001011101110IC 이름74HC76 (Dual J-K Flip-Flop

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  인하대 VLSI 설계 6주차 Flip-Flop

  확인하면 다음과 같다.결과를 살펴보면 이전의 Post-sim simulation 결과보다 튀는 부분이 거의 없이 훨씬 깔끔한 Filp-Flop 파형이 도출되었음을 알 수 있다. ... [그림 2]는 Master Slave Clocked Flip-Flop을 Transistor level로 나타낸 것이다. ... : Flip-flop은 [그림 2]와 같이 2개의 Latch로 구성되며 CLK 입력에 반응해서 출력의 상태를 변경하는 기억 소자이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 8번 실험 Counter 에비보고서

  8번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 8. Counter1. ... Gate)Pin ConfigurationFunction DiagramLogic DiagramTruth TableABY000010100111IC 이름74HC76 (Dual J-K Flip-Flop ... 이번 실험에서는 일반적인 Flip-Flop을 이용한 Counter, 그리고 BCD Counter를 사용한다.카운터에서 구별되는 상태의 수가 m이라고 할 때, 이 카운터는 n개의 플립플롭으로

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  filp flop(sr, d) 결과보고서(기초실험1)-틴커캐드

  결과보고서학 과학 년학 번조성 명실험 제목Flip_Flop1(SR, D)실험 결과1. ... Edge Triggered D Flip-flop2-(2)에서 Clocked D latch를 구현한 것을 이용해 edge triggered D F/F을 구현했다. ... 실험 결과 앞의 NOR GATE로 구성한 실험 결과와 동일한 것을 알 수 있었다.

  리포트 | 8페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

  다운로드 장바구니
• 

  (A+) 이학전자실험 555 timer(2) 실험보고서

  이학전자실험 8주차 보고서555 Timer (2)실험 목적555 Timer의 Astable Mode Circuit을 구성하여 Trigger 입력 후 출력 변화를 관찰하고 그 특성을 ... 따라서 Trigger의 비교 요건은 1/3VCC이고, Reset의 비교 요건은 Flip-Flop 내부 Diode 또는 Transistor의 문턱 전압 0.7V가 될 것이다.실험 기구 ... Flip-Flop Operation이라고도 하며, 입력 후 별도의 조작이 없을 시 그 상태를 유지한다.그림 SEQ 그림 \* ARABIC 4, Bistable Operation input-output

  리포트 | 10페이지 | 2,000원 | 등록일 2020.06.22 | 수정일 2021.07.23

  다운로드 장바구니
• 

  중앙대학교 실험 결과 보고서(카운터 설계)

  과목명담당 교수학과학번실습일결과 보고서10.전자전설계실습 10.1-4 설계실습 방법(비동기식 4진 카운터 회로)CLK가 falling edge일 때 값이 변한다.값이 변하는 것은 이전상태를 ... (C) JK Flip flop을 하나 더 사용하여 16진 비동기 카운터를 설계하고 동작 검증사진과 함께 결과를 기술하라.=> 다른 조의 실험을 통해 확인1-4-2 리셋회로를 사용한 ... 조교님께서도 아무런 문제가 없는데 결과가 나오지 않아서 왜 그런지를 이해가 안간다고 하셨다. 그래서 결과 값들을 다른 조의 실험을 통하여 확인을 하였고, 파악할 수 있었다.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.01.13

  다운로드 장바구니
• 

  실험23_계수기 회로_결과레포트

  계수기 회로실험일 : 2000 년 00 월 0 일제출일 : 2000 년 00 월 0 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. ... 실험이론⑴ 계수기 회로계수기는 JK flip-flop(이하 FF)의 toggle동작을 이용하여 입력되는 Clock의 수를 세는 디지털 회로이다.그림 23.1 2-bit 계수기계수기내의 ... 실험결과실험1. IC칩을 이용한 MOD-4 계수기 구동* CH1, CH2 : 2 volts/div, 1㎳ time/div4.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 순차 논리를 설계 및 실험한다. ... Flip-Flop and Register, SIPOpost-lab reportFlip-Flop and Register, SIPOpost-lab report과목명전자전기컴퓨터설계실험2담당 ... Flip-Flop (03)2.4. Data Transfer (05)2.5. Serial Input Parallel Output(SIPO) (05)2.6.

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  실험3 순차논리회로기초 - 교류및전자회로실험

  소자들을 이용해 하드웨어 수작업으로 구현했던 과거 회로와 비교 하여 어떤 부분이 어떻게 프로그램으로 대체 가능한지 학습한다.관련이론플립플롭(Flip-flop)과 래치(latch)전자공학에서 ... 실험 3(예비보고서)순차 논리 회로 기초교류및전자회로실험 | 2020.10.02개요디지털 논리회로 교과에서 학습한 순차 논리 회로의 동작을 아두이노를 이용해 되풀 이해보고, 패키지 ... 계속 유지되면 클럭 신호의 주기가 2배 늘어나고, 주파수는 1/2로 된다.실험기기랩톱 PC, 아두이노 우노 보드, 브레드보드, 전선, 디지털 테스터, 스위치, 저항, 함수발 생기예비보고서

  리포트 | 8페이지 | 1,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  전기및디지털회로실험 실험6 예비보고서

  기억 능력을 가진 플립플롭(flip-flop)으로 구성된 레지스터와 가산기를 조합하여 가산 결과를 기억하도록 되어 있다. ... 예비보고서 문제 풀이6. ... (5) 예비보고서 5항의 회로를 결선하고 그 결과가 설계요구조건에 부합하는지 확인하라.입력예상신호실제신호오차율ABCDFFF00000001001010011101001010110S0000010110011110

  리포트 | 16페이지 | 1,000원 | 등록일 2023.06.30

  다운로드 장바구니
• 

  디지털 논리회로 실험 9주차 Shift Register 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : Shift Register소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 ... 실험 과정 및 실험 결과4.1.1 기본 실험(1) [그림 1]과 같이 D Flip-flop을 이용하여 4-bit Serial-in Parallel-out 시프트 레지스터를 구현하시오 ... 이러한 초기값은 D Flip-flop의 �걸걸꽃Ⅱ穗�을 이용하여 구현한다.링 카운터는 전체적으로 데이터가 회전하는 시프트 레지스터이다.

  리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 9주차 Shift Register 예비보고서

  실험 과정 및 예상하는 이론적인 실험 결과4.1 기본 실험(1) [그림 1]과 같이 D Flip-flop을 이용하여 4-bit Serial-in Parallel-out 시프트 레지스터를 ... 디지털 논리회로 설계 및 실험예비보고서주제 : Shift Register소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 ... 실험 기기 및 부품8-bit Serial-in Parallel-out Shift Register 74164, D Flip-flop 7474, NOT 74045.

  리포트 | 11페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

  디지털논리회로실험예비 보고서[8주차]실험 7. Finite State Machines1. ... 사용 부품1) 74LS76JK flip-flop의 기능을 하는 TTL 소자이다. 상태표는 [그림 5]와 같으며 클럭 신호가 하강 엣지일 때 Q값의 변화가 일어난다. ... 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵을 각각 [표 2]와 [그림 7]에 나타내었다

  리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 예비레포트

  전기전자기초실험1 예비보고서 – 15주차 분반 학과 이름 학번 1. 사전 조사 항목 (1) 플립플롭(Flip-flop)과 클럭(Clock)에 대해 조사하시오. ... S R CLK(C) 결과 X X 0 이전상태 유지 0 0 1 이전상태 유지 0 1 1 0 1 Reset 1 0 1 1 0 Set 1 1 1 1 1 부정 (은 의 다음값) 모의실험 결과로 ... 결과로 도출된 진리표와 JK 플립플롭의 이론적 진리표가 동일하다.

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.19

  다운로드 장바구니
• 

  부산대 응전실1 4주차 예비보고서(A/D, D/A 변환기)

  REPORT제목 : 4주차 예비보고서1. A/D, D/A 변환기에 대해 설명하시오. ... [그림 24] 7490 회로도[그림 25] time table이 카운터는 4개의 master-slave flip flops를 가지고 있습니다. ... [그림 8] 실험 2 simulink 결과값[그림 9] 실험 3 simulink 결과값[그림 10] 실험 4 simulink 결과값[그림 11] 실험 5 simulink 결과값[그림

  리포트 | 9페이지 | 1,500원 | 등록일 2022.04.13

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서

  고찰본 실험은 플립플롭(Flip-Flop)의 응용인 카운터(Counter)의 작동원리를 이해하고, 동작을 확인해보는 실험이다. ... 8번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 8. Counter1. ... 그 외에 CLR과 Preset과 같은 비동기 단자가 존재하는데, 이는 사전에 예비 보고서와 이전 실험의 질의 응답에서도

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 14주차 예비보고서 A+

  전기전자기초실험1 예비보고서 – 14주차학과 : 2 학번 : 이름 : 21. 사전 조사 항목(1) 플립플롭(Flip-flop)과 클럭(Clock)에 대해 조사하시오. ... 논리식과 맞는지 확인하시오.SRCLK(C)결과XX0이전상태 유지001이전상태 유지01101Reset10110Set11111부정(은 의 다음값)모의 실험 결과, 클럭 신호가 0일 때 ... 토대로 아래의 표를 완성하시오.RSCLK(C)000*************100100101101100110111111⑤에서 작성한 표의 결과가 아래의 SR 플립플롭 회로의 진리표,

  리포트 | 9페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  시립대 전전설2 A+ 2주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-02 Data Flow Modeling과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1. ... [응용과제]: 아래 그림의 Negative-edge triggered D Flip-flop회로를 assign 문을 사용하여 Data Flow Modeling으로 구현하라프로젝트명: ... 값: 4’b0110- D & E //결과 값: 4’b1001- D | E //결과 값: 4’b1101- D ^ E // 결과 값: 4’b0100- D ~^ E //결과 값: 4’b1011

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 5주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-05 Encoder and Multiplexer과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일: ... are BADMost (if not all) industry chip designs follow a “synchronous” design methodology where all flip-flops ... In-Lab 실험 내용 및 예상결과3.1.

  리포트 | 26페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니