"DC-AMPLIFIER" 검색결과 901-920 / 1,138건

• 

  2. MOS COMMON SOURCE AMPLIFIER WITH ACTIVE LOAD

  MOS COMMON SOURCE AMPLIFIER WITH ACTIVE LOAD? 실험 목적? ... MOSFET이 포화 영역에서 동작할 때 저주파 소신호 등가회로 모델은 그림 2-1(b)와 같다.\< 그림 2-1 > DC 전류원 부하 공통 소스 증폭기3. ... 공통소스 증폭기의 최대 전압이득인 고유 전압이득을 계산하기 위해 그림 2-1(a)와 같이 이상적인 DC 전류원을 부하로 가지는 회로를 고려한다.

  리포트 | 6페이지 | 3,000원 | 등록일 2007.12.21

  다운로드 장바구니
• 

  전자회로실험) cascaded amplifier 결과레포트

  의 값도 없어서 저항을 여러개 연결하려다가 근처의 값 56kΩ를 사용하여 실험을 하였다.이번 실험의 의의는 높은 증폭도를 얻기 위해서 여러 단의 증폭기를 연결한 cascaded amplifier의 ... : 실험에서 사용된 DC 직류전원 Vcc = 15V: 보드판에 설계된 실험을 위한 회로1): t = 4.2695us 일 때,= 100.000mV 이고 t = 12.301us 일 때, ... 오차가 발생하였을 것이다.셋째, DC Power Supply에서 전압이 조금씩 흔들리는 것을 확인할 수 있었는데, 이는 내부회로가 온도에 민감한 반도체 소자이기 때문이라고 생각한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2008.11.26

  다운로드 장바구니
• 

  직렬과 병렬 회로 예비, 결과 실험 보고서

  switchlow-voltage DC power supplyconnecting wires실험기구? ... 실험 폴더에서 저항의 직렬 실험 파일을 열고, ge Probe를 Dual Channel Amplifier에 있는 PROBE 1에 연결한다. ... 수직축(y-축)은 둘 다 -0.6A ~ 0.6A의 눈금이 있다. 수평축(x-축)은 둘 0s ~ 10s의 눈금이 있다.19.

  리포트 | 7페이지 | 1,000원 | 등록일 2010.10.14

  다운로드 장바구니
• 

  PSpice를 이용한 MOSFET 설계

  목적 :이번 프로젝트는 FET 회로의 설계 능력을 배양하고, Biasing 개념 및 Amplifier로서의 증폭기 기능을 익히는 것이다. ... 기본 회로 구성지금까지,,,,에 대한임의 값을 정하고, 이 값의 DC에 대한 saturation 영역의 중간의 Q-point를 찾았다. ... 결과 및 분석,,,,에 대한임의 값을 정하고, 이 값의 DC에 대한 saturation 영역의 중간의 Q-point를 찾는 부분까지는 아무 문제없이 잘 풀려 나갔다.

  리포트 | 6페이지 | 1,500원 | 등록일 2008.06.23

  다운로드 장바구니
• 

  전자회로실험 결과보고서-컬렉터귀환 바이어스

  또한 Collector Feedback 바이어스 역시 앞서 말한 것과 같이 바이어스의 일종이고 간단히 말하면 바이어스의 목적은 amplifier의 무신호일 때의 준비되어지는 동작점을 ... 실험에 사용한 소요부품 및 장비소요부품 및 장비 이름갯 수저항(1/4W)2.7㏀1개560㏀1개2N3904 실리콘 트랜지스터2개0-15V직류전원장치(DC power supply): Agilent ... 잡기 위한 것으로 직류 IB, VCE, IC값을 미리 정하여 트랜지스터 특성곡선을 그리고 이것이 DC Load line과 만나는 점이 바로 동작점(Q-point)이 되는 것이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2009.06.21

  다운로드 장바구니
• 

  [전자회로실험] 오실로스코프와 Function Generator 실험

  내부 구조는 음극선관(CRT: cathode ray tube), 수직증폭기(vertical amplifier), 수평증폭기( horizontal amplifier), 시간축톱니파 ... X-Y 동작시 Y축 신호가 된다.(11)(12)AC,DC,GND : 입력신호와 수직증폭단의 연결 방법을 선택할 수 있다.-. ... AC 입력 콘넥터와 수직증폭기 사이에 커패시터가 있어 신호의 DC 성분을 차단한다.-. GND 수직증폭기 입력단을 접지함으로써 GND가 기준점이 된다.-.

  리포트 | 14페이지 | 1,500원 | 등록일 2008.11.18

  다운로드 장바구니
• 

  전류거울-전자회로1 실험

  CS Amplifier 측정 (1kHz, 0.1Vp-p Sine wave 입력)실험에서 구현한 최대 AC Gain 증폭 회로의 입력, 출력파형 도시n회로 설계와 관련한 parameter들을 ... 하지만 좀 더 정확힌 값을 알아보기 위해, 값에 따른 DC sweep을 해 가며 그 때 bias current의 값을 살표보기로 한다.다음은 DC sweep을 Simulation한 ... 실험 목적 및 배경 이론집적회로 설계시 constant DC current source 가 많이 이용되는 데 그의 설계를 위해서는 저항이 필요하다.

  리포트 | 9페이지 | 1,000원 | 등록일 2009.03.09

  다운로드 장바구니
• 

  op-amp 레포트

  실험 목적- 연산증폭기(operational amplifier)의 이득출력단에서 입력단으로 외부 부귀환 루프(exrernal negative-feedback loop)에 의해 결정됨 ... 실험 장치 및 부품- 전원 : 듀얼(dual)가변 저전압 DC 전원(15V)- 장비 : 오실로스코프, AF정현파 발생기, 디지털 멀티미터,가변저항기(0～99,999Ω), AC발생기- ... 두 번째와 새번째 증폭기에 대해서도 동일하게 실험한다.- 출력 옵셋 전압1. 위의 그림과 같이 회로를 구성하고, 6번 핀에서 DC출력 전압을 측정하여 그 결과를 기록2.

  리포트 | 9페이지 | 1,000원 | 등록일 2009.08.25

  다운로드 장바구니
• 

  [전자회로실험](예비,결과보고서)실험11. BJT 공통 에미터 증폭기 특성

  r-파라미터의 관련성(1) 공통 이미터 증폭기(Common Emitter Amplifier; CE 증폭기)공통 이미터 증폭기는 다른 증폭기 구조에 비해 중간 정도의 입력 저항, 큰 ... 공통 이미터 증폭기● 직류 해석[DC 등가 회로]①②③④공통 이미터 증폭기 회로에서 커패시터들은 직류를 차단하여 커패시터를 개방 회로로 대체해야 한다. ... .□ 기초이론소식호 증폭기의 동작- 교류량의 실효값, 첨두값, 첨두간의 전압, 전류- 교류량의 순시값 : 소문자에 소문자 아래 첨자- 저항 : 교류 컬렉터 저항 :트랜지스터의 내부

  리포트 | 9페이지 | 1,000원 | 등록일 2010.03.08

  다운로드 장바구니
• 

  [기초전기실험] 아날로그 오실로스코프의 동작 원리와 사용 방법 (결과)

  이 기능은 Pre - OP Amplifier에 전원을 주는 오실로스코프의 Timebase generator에서 수행할 것이다. ... 이 때 화면에 표시되는 파형의 변화를 관찰한다.▶ 출력파형에는 아무런 변화가 없었다.※ 토의사항그림 3-3의 오실로스코프 구성도를 보고, 파형발생기의 “DC OFFSET" 단자를 써서 ... 그 다음에 “VERTICAL 모드”를 CH 2에, "SEC/DIV"을 X-Y에 두면 오실로스코우프는 X-Y모드에서 동작하여 하나의 점이 화면에 나타난다.2. 0점 조절: CH 1,

  리포트 | 15페이지 | 1,500원 | 등록일 2009.03.23

  다운로드 장바구니
• 

  [전자회로실험]Cascaded Amplifier_결과보고서

  실험 결과◎ 공급전압 : AC(p-p 118mV), DC(12.05V), 주파수(Vs) : 5.026Hz? ... 만일 RC-coupled amplifier 및 transformer-coupled amplifier를 사용했다면 이 특성은 어떻게 달라질 것인지 논하라.⇒ RC-coupled amplifier ... 및 transformer-coupled amplifier를 사용할 경우 증폭기 구실을 할 수 있는 주파수 대역이 줄어들 것이다.?

  리포트 | 4페이지 | 1,000원 | 등록일 2007.06.25

  다운로드 장바구니
• 

  cadence_tutorial

  voltage sourceSlide **Spectre simulation setupTo simulate the amplifier we designed, run Tools- Analog ... Direct Plot- Main Form and choose current Then, run Results- Direct Plot- DC And then click on the drain ... the sweep, run Results- Direct Plot- DC Click on the nets you want to analyze from the schematic Press

  리포트 | 31페이지 | 2,000원 | 등록일 2008.12.01

  다운로드 장바구니
• 

  미분기와 적분기 리포트

  차동증폭기차동 증폭기(Differential Amplifier)는 두 입력 신호의 전압차를 증폭하는 회로이다. ... 이 회로의 경우 저주파 이득이 제한되지 않아◀ 기본적인 적분기 회로매우 적지만 직류 오프셋(dc offset)이 적분주기 동안에 적분 될 것 이고 결국 적분기는 포화될 것이다. ... common-mode gain)을 뜻한다.동상 신호 제거비(common-mode rejection ratio)는 차동 신호 이득과 동상 신호 이득의 비율이다.위의 공식에서 Ac가 0에

  리포트 | 2페이지 | 1,000원 | 등록일 2009.03.27

  다운로드 장바구니
• 

  무선 통신의 시스템 - 직접 변환(Direct Conversion) 수신기

  설명앞에서 LO 누설이 되어 자기 혼합이 이루어지면 DC offset이 발생하여 문제가 된다고 하였다.그림 4-21. ... 주파수를 낮추기 위해서는 안테나를 통해 들어온 신호를 우선 밴드 선택 필터(band select filter)를 거쳐 밴드를 골라낸 후 저 잡음 증폭기(LNA : Low Noise Amplifier ... 이렇게 간섭 신호가 DC근처에서 합해져 버리면 걸러낼 수 없다.

  리포트 | 55페이지 | 5,000원 | 등록일 2009.09.17

  다운로드 장바구니
• 

  common-source amplifier 설계

  CH.8 Common-Source Amplifier설계(예비보고서)■ 배경이론위 그림은 MOSFET 증폭기 중 가장 널리 사용되는 common-source amplifier이다. ... Amplifier 설계① 과 같은 회로를 이용하여 아래의 사양을 만족하는 common-source amplifier를 설계하려고 한다. ... 목적 : NMOS의 특성을 이해하고 Commom-Source Amplifier를 설계한다.2.

  리포트 | 10페이지 | 1,000원 | 등록일 2006.11.07

  다운로드 장바구니
• 

  Differential Amplifier Circuit.

  금요일 4조Pre-report( Differential Amplifier Circuit. )1. 실험 제목Differential Amplifier Circuits.2. ... 실험 목적차동 증폭기 회로에서 DC 와 AC 전압을 측정하자.3. ... 실험 준비물Oscilloscope, DMM, Function Generator, DC Power supply, Resistors, Transistors.4.

  리포트 | 3페이지 | 1,000원 | 등록일 2006.12.10

  다운로드 장바구니
• 

  [Pspice] op amp 를 이용한 반전 증폭기 및 리미터 설계

  전압을 2.3V를 두개 연결하여 포화 레벨을±3이 되도록 하였다.③ 시뮬레이션 설정시 DC Swap 모델을 사용하여 입력전압을 -10 ~ +10 V 구간을 1V 씩 변화 시켜가면서 ... AMP(operational Amplifier)란 연산증폭기로서 전압소스에 대하여 출력 전압이 제어되는 전자장치입니다. ... 얻었다는 것을 확인 할 수 있다.2) 다이오드를 이용한 리미터회로① 다이오드 모델은 0.7전압강화가 있는 D1N4148 모델을 사용하였다.② 다이오드의 전압강하 0.7을 고려하여 DC

  리포트 | 5페이지 | 1,500원 | 등록일 2008.10.07

  다운로드 장바구니
• 

  전자회로 FET 2N7000을 사용한 전압 증폭 회로 설계

  특성인 Vtn을 알아보기위하여 다음과 같은 회로를 설계한다.조건에서 주어진 DC전압이 총 10V이므로 V2를 10V로 고정시키고 V1즉 Vgs의 값을 변화시켜 전류가 흐르기 시작하는 ... Multistage Amplifier에서 Output impedence는항의 지배를 받는다.항과 병렬 합성 저항이기 때문에 항상의 값보다 작다. ... 그렇기 때문에 M1역시 Qpoint를 Vds1 =5V 로 놓는다.gm1을 알 수 없기 때문에 M2에서의 방법으로는 Id1을 찾을 수 없다.이에 Multistage Amplifier의

  리포트 | 7페이지 | 1,000원 | 등록일 2008.11.25

  다운로드 장바구니
• 

  전자회로 맥박검출기

  (증폭기)연산 증폭기를 이용한 기본적인 회로로 Non-Inverting AmplInverting Amplifier(반전 증폭기)를 들 수 있다. ... 회로의 Block Diagram이 회로를 설계할 때, 맥박은 평균적으로 1분에 72회 정도 뛰니까 1분에 60회~120회 정도로 생각한다면 주파수는 1~2Hz가 되기 때문에, DC성분을 ... (Operation Amplifier)는 연산 증폭기라고 불리며, 두 개의 입력단자와 한 개의 출력단자를 갖는다.

  리포트 | 8페이지 | 1,500원 | 등록일 2009.11.03

  다운로드 장바구니
• 

  741 Op-Amp Characteristics

  (a) A capacitively coupled inverting amplifier, and(b) the equivalent circuit for determining its dc ... amplifier.입력 offset voltage를 구하는 식은 다음과 같다.....................................DC offset문제를 해결하는 방법으로는 ... (단, 이상적인 연산증폭기의 입력 offset voltage = 0) Evaluating the output dc offset voltage due to VOSin a closed-loop

  리포트 | 5페이지 | 2,000원 | 등록일 2006.11.16 | 수정일 2014.11.30

  다운로드 장바구니