"cisc 와 risc" 검색결과 41-47 / 47건

• 

  [CPU 아키텍쳐] CISC(Complex Instruction Set Compution) and RISC

  이것이 RISC 아키텍쳐 방식이다.RISC 아키텍쳐는 하드웨어의 단순화에 의하여 설계와 개발에 소요되는 시간과 비용을 줄이고, 컴퓨터의 제어논리를 하드와이어드(Hard-Wired)로 ... RISC 아키텍쳐의 몇가지 특징을 살펴 보면, 첫째로 모든 명령어들은 크기가 같고 대부분 단일 싸이클 동안 수행된다.

  리포트 | 1페이지 | 1,000원 | 등록일 2002.04.20

  다운로드 장바구니
• 

  [마이크로프로세서] CISC와 RISC

  그러나 실행 유닛은 단지 6개의 레지스터(A, B, C, D, E, F) 중 하나에 적재된 데이터를 가지고 수행된다.이제 여기서 두 수의 곱을 얻고자 한다. 2:3에 위치한 수와 5 ... 이 명령은 C 문장에서 “a = a * b" 와 같다.이러한 시스템의 주요한 장점들 중에 하나는 컴파일러가 고수준 언어 문장을 어셈블리 코드로 번역하기 위해 매우 적은 작업을 필요로 ... RISC는 반대로 프로그램당 명령어 수 증가를 감수하고 명령어 당 사이클 수를 최소화한다.RISC의 장애 요소RISC의 장점에도 불구하고, RISC 칩은 실제 시장에서 확고한 입지를

  리포트 | 8페이지 | 1,000원 | 등록일 2002.05.14

  다운로드 장바구니
• 

  [리스크와 시스크] 제어장치에 대하여...

  CISC보다 상대적으로 효과적이다.일반적으로 서브루틴 call과 return은 많은 시간을 요한다. ... 제어장치에 대하여RISC와 CISC. RISC명령어의 수가 최소화되어 있다. 자주 사용되는 명령어만을 둠으로써 시스템이 더욱 빨라지고작아진다.주소 지정방식도 최소화되어 있다. ... RISC의 파이프라인 기법의 RISC의 특징. 프로세서내에서 많은 수의 레지스터. 프로시저의 호출과 복귀에서 속도 향상을 위해 중첩된 레지스터 윈도우.

  리포트 | 3페이지 | 1,000원 | 등록일 2002.10.20

  다운로드 장바구니
• 

  CISC 와 RISC의 이해

  그러나 실제로는 모든 명령어가 아니라 대다수의 명령어(보통 80%이상)만이 하나의 사이클 내에 실행된다.기능이 다cute세 명령어 모두를 실행하는 데 4사이클이 소요된다. ... 명령어를 균일하게 처리하려면 hardwired 제어 방식이어야 하며 hardwired 방식이 속도도 빠르다. hardwired 방식에서는 입력신호가 논리회로망을 통과하여 C인 것으로 ... RISC(Reduced Instruction Set Computer) 이해3. CISC와 RISC의 특징 및 구조상 차이점1.

  리포트 | 10페이지 | 1,500원 | 등록일 2001.09.03

  다운로드 장바구니
• 

  [컴퓨터 구조] RISC vs CISC

  MMX도 이런 의미에서 볼 때는 CISC의 확장이라 볼 수 있겠다.RISC는 CISC와는 다. ... See Chapter 12, Input/Output, for more information about I/O port addressing.SPARC 계열의 Processor(RISC ... When clear, the caches are disabled when the MMU is disabled.

  리포트 | 9페이지 | 1,000원 | 등록일 2002.05.11

  다운로드 장바구니
• 

  [컴퓨터개론] 폰노이만의 내장방식

  기억장치는 명령 계수기(instruction counter), 색인(indexing), 간접 주소 (indirection), 리터럴 주소(literal addresses) 등이 어떻게 ... 대부분의 메인프레임과 초창기의 미니 컴퓨터들 역시 CISC로 분류할 수 있다.RISC : RISC(Reduced Instruction Set Computer, 축소명령집합 컴퓨터)는 ... 현재 인텔 CPU도 CISC와 RISC의 혼합으로 되어 있는데, P6 Xeon칩이 좋은 예이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2002.03.23

  다운로드 장바구니
• 

  O.S 정리

  높이고 메인 메로리의 접근을 최소화 시킴으로서 시스템의 처리능력을 향상시키는 컴퓨터시스템-컴파일러가 복잡해진다. cisc와 호환성이 없다. ... Instruction level에서 병렬성을구현한 컴퓨터와 명령어의 병렬적인처리를 지원하는장치-각기 다른처리를하는 처리기가 줄을 서 있어서 같은시간에 여러개의명령어가 동시에 수행될수 있게함◎RISC ... (reduced instruction set computing) cpu에서 지원하는 명령어의 수를 줄이고, 명령어의 길이를 일정하게 만들고, 레지스터의 갯수를 늘임으로서 별렬성을

  리포트 | 3페이지 | 1,000원 | 등록일 2001.03.29

  다운로드 장바구니