"디지털시스템설계실습" 검색결과 41-60 / 881건

• 

  디시설, 디지털시스템설계 실습과제 10주차 인하대

  FSM 1101 detector그림 SEQ 그림 \* ARABIC 1 : 모듈 코드그림 SEQ 그림 \* ARABIC 2 : 테스트 벤치 코드그림 SEQ 그림 \* ARABIC 3 : 모듈구현 결과그림 SEQ 그림 \* ARABIC 4 : waveform그림 SEQ 그..

  리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디지털시스템설계실습 우선순위인코더 결과보고서

  디지털시스템 설계 실습 3주차 결과보고서학과전자공학과학년3학번성명※ 인코더 설계1. 우선순위 인코더는 입력에 우선순위를 주어 우선순위가 높은 입력만 인코딩하는 인코더이다. ... 설계된 우선순위 인코더를 컴파일 및 시뮬레이션하고 시뮬레이션 결과를 앞에서 작성한 진리표와 비교하라.연습문제1. ... 사용하여 설계하였다. if~end if형식은 처음 조건에 만족하면 해당하는 문장을 실행한 후 나머지 조건을 생략하고 조건문을 종료한다.

  리포트 | 3페이지 | 1,500원 | 등록일 2021.04.16 | 수정일 2024.01.29

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 10주차 인하대

  과제에서 확인해 보면 값이 가장 낮은 y1이 노이즈가 매우 심해 복원이 잘 진진행되지 않은 것을 알 수 있다.디지털통신시스템설계 실습 10주차 과제 ... 지난 실습에 이어 BPSK 복조를 진행했다. ... 지난 실습에서는 랜덤한 binary bit에 대해서 BPSK 변 복조를 진행했다면 이번 실습에서는 Rayleigh channel을 통과한 이미지 파일을 BPSK 방식을 이용해 복조하는

  리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 9주차 인하대

  퍼져있는 것을 알 수 있다.과제 관점에서 시행 횟수를 늘리게 되면(약 10만번 정도 이상) 이론적으로 계산한 BER과 실험을 통해 측정한 BER이 일치하는 것을 확인할 수 있었다.디지털통신시스템설계 ... 실습 9주차 과제 ... 즉, 값이 큰 경우 페이딩에 의한 신호의 진폭, 위상 등의 특성변화가 적다는 것을 의미한다.고찰이번 실습은 지난 실습과 비슷하게 BPSK의 BER을 측정했다.

  리포트 | 7페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 3주차 인하대

  나이퀴스트 주파수 이상의 샘플링 주파수로 샘플링을 진행한 경우 신호가 올바르게 복원되었고 나이퀴스트 주파수 미만의 샘플링 주파수로 샘플링을 진행한 경우 신호가 올바르게 복원되지 못했다.디지털통신시스템설계 ... 실습 3주차 과제

  리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 11주차 인하대

  channel을 추가하여 계산한 BER의 경우 이전에 수행했던 과제와 마찬가지로 시행횟수를 충분히 늘려 각 값에 대해 계산을 진행했고 plot 한 결과 이론 값과 거의 일치하는 것을 확인했다.디지털통신시스템설계 ... 실습 11주차 과제 ... 11주차 실습OFDM 신호의 송/수신PAPRPapr은 BPSK 변조를 진행한 주파수 도메인의 신호들(bit stream)을 inverse fourier transform을 진행해 시간

  리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 6주차 인하대

  사용해 매트랩에서의 계산을 실제 손으로 계산하는 것처럼 문자를 사용해 진행하는 방법을 알게 되었고 plot시 축의 scale과 범위를 결정하는 부분에도 좀 더 익숙해진 것 같다.디지털통신시스템설계 ... 실습 6주차 과제 ... 우선 실습강의에서 진행한 것처럼 1000번 시행에 대해 시뮬레이션을 진행했다.

  리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 7주차 인하대

  나누는 방식에 amplitude까지 조절하여 더 많은 데이터를 담는 QAM 방법을 사용하기도 한다.여러가지 modulation 방법의 장단을 알고 적재적소에 사용해야 할 것이다.디지털통신시스템설계 ... 실습 7주차 과제 ... 지난 실습 BPSK에 이어 QPSK 변조를 진행하고 복조하여 신호의 BER, SER을 측정하고 이론값과 비교해보는 것이 목표이다.

  리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 5주차 인하대

  금번 과제에서 구한 양자화 잡음은 8.1380e-05 이었다.디지털통신시스템설계 실습 5주차 과제 ... 과정을 거치며 신호를 복원하는 부분에 대해 실습했다. ... 지난 실습에서 진행한 샘플링이 continuous한 시간 축 상의 신호를 discrete한 신호로 샘플링 하는 과정이었다면 이번 실습은 샘플링이 진행되었지만 여전히 continuous한

  리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 4주차 인하대

  신호가 잘 복원되었고(특정 값에서는 오류발생) 나이퀴스트 이하 1000Hz에서는 신호 복원이 불가능했다(5000~8000Hz에서는 목소리가 늘어지거나 느려지는 등의 현상 발생).디지털통신시스템설계 ... 실습 4주차 과제 ... 이 실습에선 이렇게 만든 이 신호를 원본신호로 사용하였다.첫번째로 테스트한 조건은 나이퀴스트 주파수 이상의 샘플링 주파수에서 복원이다. 8000Hz를 샘플링 주파수로 사용했고 앞서

  리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디통설, 디지털통신시스템설계 실습과제 2주차 인하대

  수식적인 확률에 좀더 근접하게 되며 오차가 많이 줄어드는 것이다.평균과 분산은 mean, var함수로 구했으며 난수 생성시 곱해주고 더해주었던 값 정확히 출력된 것을 볼 수 있다.디지털통신시스템설계 ... 실습 2주차 과제

  리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  한기대_디지틀시스템 설계 및 실습_과제7_CPU 제작(보고서 및 소스 포함)

  설계목적 디지털 설계 및 시스템 강의시간에 배운 Verilog 지식을 토대로 하여 최종 Term Project 과제 소형 DSD_CPU의 구조를 설계 및 FPGA로 제작하여 동작 ... CPU 설계과정 ⇒ 위의 회로도에서 크게 ‘CONTROL' 부분과 ‘DATAPATH’ 2부분으로 나눌 수 있다.

  시험자료 | 20페이지 | 10,000원 | 등록일 2020.11.04

  다운로드 장바구니
• 

  한기대 디지틀시스템 설계 및 실습 과제4 동전자판기(보고서 및 소스 포함)

  목적 : 우리 차 동전자판기를 ASM (혹은 Data Path + FSM)을 사용하여 설계하고 실습장비에 그 동작을 확인한다. 2. 동작 : 1).

  시험자료 | 2페이지 | 6,000원 | 등록일 2020.11.04 | 수정일 2020.11.07

  다운로드 장바구니
• 

  한기대 디지틀시스템 설계 및 실습 과제5 - Text 디스플레이(보고서 및 소스 포함)

  I. 문제 1. 교재 395쪽의 20x2 line Text LCD 사용법을 읽어서 사용법을 이해한다.2. 직각삼각형의 밑변(b)와 높이(a)를 입력하면 A의 입사각을 구하는 함수를 LCD에 디스플레이한다. (1) 키트의 push button (PB) 0~9을 사용하..

  시험자료 | 2페이지 | 6,000원 | 등록일 2020.11.04

  다운로드 장바구니
• 

  연세대학교 디지털시스템설계 (김재석) HW3. Smart TLC의 Verilog 설계 실습

  Digital system designHomework #3STLC 설계[만든 이 이름]Design descriptionSpec. with I/OLocal road 차량, 보행자, 좌회전 ... 실제 시스템 설계에서도 한정적인 조건에 따라 성능이 크게 저하되지 않는 선에서 minimizing을 많이 하므로, 그 것들과 비슷한 것을 했다고 볼 수 있다. ... C1의 신호가 있으므로 LG가 켜져야할 수도 있지만, LT는 꺼졌을 때 HG로 돌아오게끔 State diagram이 설계되었기 때문에 HG로 돌아온 후 L2의 시간까지는 HG로 유지된다

  리포트 | 11페이지 | 1,000원 | 등록일 2017.12.12

  다운로드 장바구니
• 

  부경대 디지털시스템설계실습 VHDL로 구현한 디지털시계 (EP1C6Q240C8) 발표PPT포함

  부경대 디지털시스템설계실습 VHDL로 구현한 디지털시계 (EP1C6Q240C8) ->시간표시,시간설정, 알람, 스톱워치,요일표시중간, 최종발표PPT포함

  리포트 | 4,000원 | 등록일 2016.02.17 | 수정일 2019.06.10

  다운로드 장바구니
• 

  현대자동차 PT면접(1차면접) 최종합격본

  기초전자회로 전자회로 전기회로설계실습 전자회로설계실습 객체지향프로그래밍 운영체제 마이크로컴퓨터시스템 회로설계 디지털시스템설계 마이크로프로세서응용실습 확률변수론 자동제어 신호및시스템 ... 물리전자 공학 설계입문 객체지향 프로그래밍 전자회로 전자회로 설계실습 반도체공학 운영체제 자동제어 통신공학 회로설계 전기회로 설계실습 아날로그및디지털회로설계실습 (B0) 회로및시스템 ... 마이크로프로세서응용실습 확률변수론 디지털시스템 설계 차세대반도체공정 웨어러블디바이스용회로 마이크로 컴퓨터시스템 학업성취도 A+ A0 B+이수 전공 과목 포지셔닝 맵 포지셔닝 및 설명

  ppt테마 | 13페이지 | 19,000원 | 등록일 2023.06.02 | 수정일 2023.08.24

  다운로드 장바구니
• 

  디시설설계실습

  디지털시스템설계 실습3 결과보고서학번이름1. 실험 제목Detect 101 Machine Design2. ... 비고 및 고찰1학기 디지털 공학 마지막 시간에 moore 머신과 mealy 머신을 배웠었는데 실습으로서 다시 배워보니 색달랐다. ... 실험 내용1.Detect 101 Machine의 소개16비트의 이진수를 입력받으면 101이 몇 개 있는지 확인하는 회로이다.2.디지털 회로 도출 과정 소개16비트의 데이터가 들어오고

  리포트 | 3페이지 | 2,500원 | 등록일 2020.11.15

  다운로드 장바구니
• 

  BCD 가산기 설계 결과보고서

  디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD 가산기 설계1. ... BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다 일상생활과 디지털 연산은 기반으로 하는 수가 다르기 때문에 이 실습에서는 BCD로 입력되는 두 수를 더한 2진결과를 ... 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습하였다.

  리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

  다운로드 장바구니
• 

  디멀티플렉서 설계 결과보고서

  디지털시스템 설계 실습 5주차 결과보고서학과전자공학과학년3학번성명※디멀티플렉서 설계다음 블록도, 진리표와 같이 동작하는 디멀티플렉서를 설계하라. ... 그동안 하나의 방법을 사용해서 설계하였는데 오늘은 두 가지의 방법을 사용해서 설계를 해보았다. when~else와 case~when은 매우 유사하지만 when~else는 병행 실행문이므로 ... 이때, when~else 또는 case~when 형식을 사용해 두가지 방법으로 설계한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니