"논리실험 결과" 검색결과 421-440 / 22,163건

• 

  논리 대수와 드모르간 정리, 간소화 결과보고서 A+

  이전 논리게이트 실험에서 전압을 강하게 주었다가 이론적으로 LED불이 켜지면 안되는 상황에서 불이 들어와서 당황한 적이 있었다. ... 결과 분석각 실험 결과는 4071게이트를 함수발생기와 오실로스코프를 이용하여 Timing-Diagram을 나타낸 결과다. ... Experiment-Report(4장 논리 대수와 드모르간 정리, 간소화)1.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

  다운로드 장바구니
• 

  제11장 조합논리 결과보고서

  제11장 조합논리-결과보고서-실험1 ? 최소화된 논리회로의 구성[목적] 제11장의 첫 실험으로 회로를 구성하는 방법을 상세히 기술한다.- 최소화가 언제나 좋은가? ... }3) 인에이블 단자{bar{G}}의 역할을 확인하라.- 인에이블 단자{bar{G}}에 +5V를 인가한다.- B와 A의 입력에 상관없이 모든 LED가 꺼짐을 확인한다.4) 검토: 실험결과로부터 ... 이것을 실험을 통하여 알아본다.1) 의 논리회로를 구성한다.2) 빵판에 전원공급기를 연결하라.- 전원공급기의 ‘OUTPUT’버튼을 OFF한 상태에서회로를 구성한다.- 악어클립을 빵판에

  리포트 | 6페이지 | 1,500원 | 등록일 2020.02.10

  다운로드 장바구니
• 

  [고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

  논리표는 다음과 같다.회로도대로 설계한 후, 테스트벤치를 통해 올바르게 설계되었는지 확인해본 결과, 정상 작동함을 확인할 수 있었다.해당 테스트벤치는 A,B,C,D가 각각 (0,0,0,0 ... 실험결과해당 주차에서는 Verilog의 기본적인 문법 및 설계 방식에 대해 알아본 후, 다음과 같은 그림의 회로를 설계해보는 실험을 수행하였다. input에 대한 t1, t2, result의 ... 실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다.

  리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 9번 실험 RAM 예비보고서

  OE값에 따라 결과가 도출되기 때문1번 실험 과정 및 예상 결과1. ... 따라서 의미가 없다.2번 실험 과정 및 예상 결과1. ... 실험 도구 및 소자IC 이름74HC00 (Quad 2-input NAND Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY001011101110IC 이름74HC03 (Quad

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  다이오드 논리회로 결과보고서 A+

  결과 분석다이오드 논리회로 실험에서 반도체 다이오드의 스위칭 특성을 공부하고 다이오드를 이용한 AND게이트 와 OR 논리를 실현해보았다. ... 실험목적반도체 다이오드의 스위칭 특성을 공부한다.다이오드를 이용하여 AND, OR논리를 실현한다.다이오드 논리회로의 문제점을 고찰한다.2. ... AND 논리는 다이오드 2개를 병렬로 연결하고 (+)극을 VCC로 연결하여 실험했다.

  리포트 | 12페이지 | 1,500원 | 등록일 2020.03.05 | 수정일 2020.03.11

  다운로드 장바구니
• 

  멀티플렉서를 이용한 조합논리 결과보고서 A+

  Experiment-Report(9장 멀티플렉서를 이용한 조합논리)1. ... 결과 분석이번 실험은 멀티플렉서를 이해하고 이를 회로로 구현하는 작업이었다. select값에 001을 줄 경우에 인풋이 1에 해당될 때 불이 들어온다. ... 만약 select에 001을 주었는데 인풋을 1이 아닌 다른 값에 연결하면 회로는 동작하지 않는다. select값에 따라 원하는 결과를 출력할 수 있는데 이번 실험에서는 홀수번 출력을

  리포트 | 7페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

  다운로드 장바구니
• 

  디지털 논리회로 실험 9주차 Shift Register 예비보고서

  실험 목적2. 실험 이론3. 실험 준비4. 실험 기기 및 부품5. 주의 사항6. 실험 과정 및 예상하는 이론적인 실험 결과7. 참고 문헌1. ... 실험 과정 및 예상하는 이론적인 실험 결과4.1 기본 실험(1) [그림 1]과 같이 D Flip-flop을 이용하여 4-bit Serial-in Parallel-out 시프트 레지스터를 ... 실험 이론레지스터는 많은 디지털 시스템에서 매우 중요한 논리 블록이다. 레지스터들은 2진 정보를 저장하고 디지털 연산을 실행하는데 사용된다.

  리포트 | 11페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로의 전압특성과 지연시간 결과레포트

  실험 22 : 디지털 논리회로의 전압적 특성과 지연시간1. ... 이번 실험을 통해 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 디지털 논리회로의 특성을 알게 되었다. ... 실험 결과표 22-1 게이트 동작전압TTLV _{IH} : 2.6V _{OH} : 5V _{Noise`High} : 2.4V _{IL} : 1.1V _{OL} : 0V _{Noise

  리포트 | 2페이지 | 1,000원 | 등록일 2022.04.28

  다운로드 장바구니
• 

  산술논리연산회로 실험보고서

  실험보고서산술논리연산회로1. ... 실험 결과6.1 실험과정 5.2의 결과를 다음 표에 작성하시오.- 이 실험에서 [그림 6-2]와 같이 회로를 구성해야하지만 너무 복잡해서 가산기 1개까지만 연결하여 실험하였다. ... 실험목적본 실험을 통해 산술논리연산회로에 대해 알아본다.산술논리연산회로를 구현하여 산술연산회로 동작을 확인해본다.산술논리연산회로를 구현하여 논리연산회로 동작을 확인해본다.2.

  리포트 | 9페이지 | 1,000원 | 등록일 2020.04.26

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 예비보고서

  실험 과정 및 예상 결과실험 1-1의 결과 파형 예상실험 1-2의 결과 파형 예상실험 1-3의 결과 파형 예상실험 1-4의 결과 파형 예상1번 실험 과정 및 예상 결과1. ... 실험 도구 및 소자IC 이름74HC04 (Hex Inverters)핀 구성함수 다이어그램논리 다이어그램진리표AY0110IC 이름74HC05 (Hex Inverter with open-drain ... 현재 입력은 각 단자의 전압 합으로 구성되어 있으므로, 핀을 제거하는 경우에는 해당 입력에 대한 전압값이 나타나지 않을 것이다.1번 실험 과정 및 예상 결과1.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습7(논리함수와 게이트) 결과보고서

  서론이번 실험에서는 논리 게이트 소자를 이용하여 여러 논리 게이트 회로를 구성하고 예상한 진리표와 결과가 맞는지 확인해보는 실험이다. ... 이번 실험을 통해 논리 게이트 소자를 이용하여 다른 논리 게이트 회로를 설계하고 그 결과를 확인하여 진리표를 작성하는 것을 배웠다. 실험 결과가 잘 나와서 기분이 좋았다. ... 논리함수와 게이트요약 : 이번 실험은 논리 게이트 소자를 가지고 다른 논리 게이트 회로를 구성하고 값을 관찰하고 비교하는 실험이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  아날로그 및 디지털회로 설계실습 / 결과보고서 / 11.카운터 설계 / A+성적인증포함 / 해당학기 전체성적포함

  요약Flip Flop을 활용한 순차식 논리회로인 비동기 8진 카운터와 16진 동기 카운터 회로를 제작하고 실험하였다. ... 서론설계실습계획서에서 8진 비동기 카운터 회로에 대하여 Timing chart로 Simulation한 결과, 실험에서 스위치 역할을 대신하는 clk 신호에 의해 각 JK flip flop의

  리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습/ 7. 논리함수와게이트 / 결과보고서 / 성적인증포함 / 해당학기 전체 성적인증포함

  요약 기본적인 논리게이트인 AND, OR, NOT 게이트를 활용하여 NAND, NOR, XOR 게이트를 구현하고 기능을 측정하는 실험을 했다. ... 설계실습계획에서 예상한 결과를 대부분 얻을 수 있었던 만족스러운 실습을 했다. 01.

  리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

  다운로드 장바구니
• 

  충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 예비보고서

  익히고, 2x4 decorder에 대한 회로도와 시뮬레이션 결과 및 심볼을 프린팅하시오. ... 시뮬레이션은 MyCAD를 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록된 부록을 참고한다.② MyCAD의 Schematic tool을 이용하여 논리 연산회로를, 설계하고 ... 입력 Cin, A1, B1을 인가하여 얻은 출력 SUM, Cout을 확인 하여 전가산기의 동작을 하는 것을 확인한다.◆ 예비과제(1) 본 실험책의 부록을 참고하여 MyCAD 사용을

  리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

  다운로드 장바구니
• 

  논리회로설계실험 8주차 register 설계

  1) Objective of the Experiment(실험 목적)이번 실습에서는 8-bit register와 8-bit shift register를 structural modeling으로 ... 위의 schematic을 structural modeling으로 코드를 작성하면 다음과 같다.1-bit register에 in[7:0]에서 한 bit씩 입력시킨 결과를 out[7:0 ... 이론상 SHIFT_IN에 의해 OUT[7:0] = 8’b10101100까지 출력되었다가 RST = 1’b1에 의해 8’b00000000으로 출력될 것이다4) Result(실행 결과)

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로설계실험 10주차 up down counter설계

  1) Objective of the Experiment(실험 목적)이번 실습에서는 3-bit up-down counter를 Moore machine, Mealy machine으로 구현한다 ... )4.1) Moore machine위의 그래프는 Moore-machine style로 3-bit up-down counter를 구현하여 simulation 결과 출력된 wave이다. ... 후, Moore과 Mealy의 MODE값을 1로 150ns동안 유지하고, 그 후엔 MODE값을 다시 0으로 유지하게 test pattern을 구현해보았다.4) Result(실행 결과

  리포트 | 7페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

  디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. ... 실험 회로의 해석 및 예상 결과1) 과정 1-A[그림 6]의 회로에 대한 Xilinx ISE 시뮬레이션 결과는 [그림 7]과 같다. ... 관련 이론1) TTL (Transistor Transistor Logic)반도체를 이용하여 구현한 논리회로의 한 종류이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  6장 가산기와 ALU 그리고 조합논리회로 응용 예비

  디지털공학실험 ? 6장, 가산기와 ALU 조합논리회로 응용 예비보고서1. 실험목적가. 반가산기와 전가산기의 원리를 이해한다.나. ... 반가산기(Half Adder)1비트의 이진수로 표시된 두 수를 합하여 그 결과를 출력하는 가산기를 반가산기라고 한다. ... 상용화된 4비트 ALU를 이용하야 두 수의 가감산을 실험함으로써 ALU의 동작과 응용을 확인한다.2. 이론가.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

  디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. ... 실험에서 [그림 15]의 진리표와 같은 결과가 나올 것으로 예상 된다. ... 실험 과정 및 예상 결과1) 과정 1 : Binary decoder의 구현INPUTOUTPUTI1I0A(Y3)B(Y2)C(Y1)D(Y0)0*************0100111000[

  리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  논리회로설계실험 7주차 Flip flop 설계

  1) Objective of the Experiment(실험 목적)이번 실험에서는 두 가지 모델링 방식인 Behavioral modeling과 Structural modeling 방법으로 ... T flip flop은 input T가 0과 1을 세번 반복하도록 하였다.4) Result(실행 결과)4.1) JK flip flopJK flip flop의 simulation 결과

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니