"전전설2 1주차" 검색결과 21-40 / 15,041건

• 

  시립대 전전설2 [1주차 예비] 레포트

  GND 처리를 해준다.6) 스위치의 개폐 여부에 따라서 달라지는 파형을 측정한다.(2) Procedure of Lab 2.OR_GATE의 출력을 확인해라1) TTL 7432의 데이터 ... 전자전기컴퓨터설계실험 ⅡPre-report1주차: TTL gates Lab on Breadboard1. Introduction (실험에 대한 소개)가. ... (TTL 7408와 두 번째 다이오드를 직렬연결하고 저항 220Ω을 연결해주고 GND 처리를 해준다. )6) 스위치의 개폐 여부에 따라서 달라지는 파형을 측정한다.나.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [1주차 결과] 레포트

  Program을 선택해주고 프로그램을 한다.(2) Procedure of Lab 2.OR_GATE의 출력을 확인해라1) TTL 7432의 데이터 시트를 확인 후 Vcc,GND,INPUT ... 병렬로 연결하면 여러 비트로 구성된 2진수의 덧셈 연산을 수행할 수 있다. 4개의 전가산기를 병렬로 연결해서 4비트의 2진수 덧셈을 수행하는 병렬 가산기이다. ... .2) schemetic으로 들어가서 half adder를 xor과 and 게이트의 병렬로 만들어 준다.3) half adder를 wizard를 통해 실제 핀과 형체가있는 half

  리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)1주차결과

  전가산기(Full Adder)전가산기는 두 개의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S ... 반가산기의 경우 입력이 2개, 출력이 2개이다. ... 전가산기(Full Adder)회로 구현Z=0 A=0 B=0S = 0C = 0회로 구현Z=1 A=0 B=0S = 1C = 0회로 구현Z=0 A=0 B=1S = 1C = 0회로 구현Z=

  리포트 | 14페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1)2주차예비

  5.6 다음 그림과 같이 2개의 저항을 직렬로 연결하고 한 개의 저항에 걸리는 전압과파형을 측정한다.(5.5.1) 1 kΩ 저항 2개를 사용했을 때와 1 MΩ 저항 2개를 사용했을 ... 계산해주면 측정값에는 차이가 없다(5.5.3) 프로브의 배율이 X10인 경우 X1과 같은 값으로 측정할18 ... - CH-1 MENU : CH1의 파형에 대한 수직조정 선택과 toggle을 보여준다.- VOLT/DIV : Scale factor의 눈금을 조정한다.- MATE MENU : waveform

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) 1주차예비

  전가산기(Full Adder)전가산기는 두 개의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S ... LED 소자의 경우 극성을 가지고 있으며 한쪽으로만 전류를 흘려주기 때문에 AC에서는 그래프만 봐도 그 차이를 알 수 있다. ... 반가산기의 경우 입력이 2개, 출력이 2개이다.

  리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.03.22

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1)2주차결과

  Offset 을 1V 걸어주었다는 말은 직류 성분으로 1V를 걸어주었다는 말과 동일하다. ... 실험결과5.1 Oscilloscope의 Probe 보정을 실시한다.- 보정하기 전 Oscilloscope를 초기 값으로 설정하고 자체교정을 진행한다.- 보정하기 전과 후의 파형을 관측하고 ... ),출력VPP = 2V실험값(VPP)50Ω2V= 1V1.03 V100Ω2V= 1.33V1.34 V1kΩ2V= 1.90V1.90 VLoad(50Ω)이면 함수발생기는 회로에 50Ω이 걸린다는

  리포트 | 28페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 1.TTL - 예비+결과+성적인증 (서울시립대)

  * 실험 목적1.TTL과 LED 소자를 이용한 논리회로를 이해할 수 있다.2.여러 논리회로(OR, XOR, AND, HA, FA)에 대한 설계와 실험을 할 수 있다.[2] fan out ... 따라서 저항을 연결해주는 이유는, 소자가 안정적으로 작동할 수 있는 load line 밖의 환경으로 설정해주기 위함이다. ... 핀의 수가 일정 수 이상 늘어나지 못하도록 하는 제약이 된다.[3-1] possible colors of LEDsLED 공급 업체에서 취급하는 전체 LED의 색상 분포를 찾아보았다.

  리포트 | 16페이지 | 무료 | 등록일 2021.07.10 | 수정일 2021.09.27

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)

  실험 내용1.EquipmentHBE-Combo-II-SEISE Project Navigator (Xilinx)2.ProcessesAdd a new source for implementation

  리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 7.Sequential-2 - 예비+결과+성적인증 (서울시립대)

  Non-blocking assignment가 연산이 동시에 진행되어 사실상 1clk 전의 상태를 이용한 연산이라는 점을 활용한다. ... 연산이 진행되기까지 시간차가 생기는데, 이를 non-blocking assignment로 받아서 synchronous output을 내도록 하면 output이 출력될 수 있다.이후 1

  리포트 | 11페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험1 레포트(예비,결과/프로젝트 포함)

  다른 저항들의 오차율에 비해서 1㏀의 오차율은 조금 크게 나왔는데, 전선의 미미한 내부저항이나 실험자의 손 떨림이 있기 때문인 것 같다.2.두 번째 실험에서는 3가지의 회로를 직접 ... breadboard를 사용하여 회로를 구성하고, 교안을 참조하여 전원공급기의 전선을 연결하였다. ... 오차분석1.첫 번째 실험에서는 5가지의 저항값을 멀티 미터로 측정하였다. 그 결과 위와 같은 결과와 오차 값을 얻을 수 있었다.

  리포트 | 12페이지 | 30,000원 | 등록일 2022.09.24

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 3주차

  결과4) 4bit Full Adder –4 1bit Full Adder (Behavioral Modeling)code시뮬레이션 결과참고 문헌전전설 교안 ... Verilog HDL 실습 3주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 ... 실험 장비 및 부품(Materials of the Experiment)1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD2) 부품LED실험 전 과제AND GATE시뮬레이션

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시랍대 - 전자전기컴퓨터설계실험 6주차 예비리포트

  참고문헌2018 전전설 교안옥타브온라인회로이론 11판 ... 제 6주차 예비 리포트실험제목: 노드해석, 메쉬해석, 그리고 중첩의 정리Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험1ProfessorStudent ID NumberNamesubmit ... 둘 사이에 차이가 발생하면 그 원인을 분석하시오.2) Superposition다음의 값을 측정하시오.● I1● I2● 10 kΩ 양단의 전압2-1) Vs1(t)/ Vs2(t)만 연결하고

  리포트 | 10페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대학교 전전설3 2주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 이론 주석 깔끔)

  통해 결과를 분석해보자. (1)번의 결과는 보드선도에서 w=10^3에 위치하는 크기가 0dB이기에 입력과 출력이 거의 동일한 것을 보여주고 있다. (2)번에서 (4)로 진행할수록 ... dB의 크기가 작아지며 출력의 크기가 급수적으로 작아지는 것을 확인할 수 있다. [1-1]과 [1-2]의 dB에 대한 분석은 [2-1]에서 sin 입력을 활용해서 추가적으로 진행하겠다 ... 2pi*10^2/)(2) T = 2pi*10^1/ = 6.2832e-04(3) T = 2pi/ = 6.2832e-05(4) T = 2pi*/= 6.2832e-06그래프와 보드선도를

  리포트 | 11페이지 | 1,500원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 6.Sequential-1 - 예비+결과+성적인증 (서울시립대)

  실험 목적1. ... Combinational circuits:*Ex.) adders, comparators, decoders, encoders, MUXs, DEMUXs, 2. ... Design various sequential logic circuits including Flip-Flop, Register, SIPO, and counter in Verilog2.

  리포트 | 22페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

  처음 오류가 발생했을 땐 a[0]값이 결과에 영향을 미치지 않으므로 1또는 0을 임의로 설정해주었다. ... 때WARNING발생하지 않았을 때WARNING이 발생했을 때와 발생하지 않았을 때를 비교하면 노란색으로 색칠된 input 부분에서 a[0]의 값을 할당 유무에 따라 달라졌다. a[0]의 값을 할당해준다고 ... 이제 S의 값과 D0, D1의 값에 따라 두 입력 중 하나의 입력이 출력되는 것이다.1bit mux2bit mux2bit mux의 논리도를 구현하면 다음과 같다. 2bit mux는

  리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  입력의 모든 경우에 대한 출력이 Q의 출력이 변하도록 코드를 만들어주었다. ... Results of Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오.입력 A[1:0] : Bus SW1, 2입력 B[1:0] : Bus SW7, 8입력 S ... 코드와 Karnaugh Map을 활용한 코드는 동일하였다.7) 응용과제(실습 7)임의의 진리표가 주어졌을 때, 진리표를 활용하여 input, output을 원하는 결과로 조절해 주는

  리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

  다운로드 장바구니
• 

  서울시립대학교 전전설3 3주차(1) 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

  달리 실험 2에서는 Vi(인가하는 전압) 부분의 저항 소자를 다른 소자로 변경해주었다. ... 반전 가산기의 이득은 -R2/R1의 형태로 이 형태를 만족하며 출력이 나온다는 것을 확인할 수 있는 실험이었다.실험 3)이후 전압의 인가는 실험 1과 동일한 순서로 진행하였다.출력 ... 이 선형성을 활용해 위와 같은 add 동작의 회로를 만들어 낼 수 있다는 것을 검증할 수 있는 실험이었다.실험 2)이후 전압의 인가는 실험 1과 동일한 순서로 진행하였다.출력 결과우선

  리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 5주차

  사용하여 각각의 조합논리회로를 설계해 보았다참고문헌-전전설 교안- Hyperlink "http://cms.kut.ac.kr/user/yjjang/htm_lect/dsys11/M01_ ... 편이성을 위해 S의 값을 버스로 설정해주었다.핀 입력 번호결과S : 01B : 1Q: 1S : 10C : 1Q: 1S : 11D : 1Q: 1S1S2Q00A01B10C11D4:1 MUX의 ... 편이성을 위해 S의 값을 버스로 설정해주었다.핀 입력 번호결과S : 01B : 1Q: 1S : 10C : 1Q: 1S : 11D : 1Q: 1S1S2Q00A01B10C11D4:1 MUX의

  리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

  핀Bus 스위치4Bus 스위치3Bus 스위치2Bus 스위치1b0b1b2b3핀 설정값P42P43P39P40실제 핀Bus 스위치8Bus 스위치7Bus 스위치6Bus 스위치5out0out1out2out3핀 ... 나온다. a=k%2이기 때문에 0과1이 반복해서 나타난다. ... 3을 통해 값을 입력하고 출력은 cout, sum이며 LED1과 9에 나타난다. 1bit full adder는 2개 이상의 입력이 1일 때, 캐리가 발생한다. gate primitive를

  리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 8.Peripherals - 예비+결과+성적인증 (서울시립대)

  오차율은 모두 0.5% 미만으로 일반적인 실험 대비 매우 정확한 값에 속하지만 Piezoelectric speaker에 의한 전자적인 출력이므로 우발오차가 개입하기 어렵다는 점을 고려하면 정밀하지 못한 결과라고 볼 수도 있다.이에 대하여 ①주변 소음에 의한 random..

  리포트 | 29페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.11.10

  다운로드 장바구니