"전전설" 검색결과 21-40 / 21,549건

• 

  시립대 전전설2 A+ 3주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-03 Behavioral Modeling과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1. 서론31.1. 실험 목적31.2. 배경이론 및 개념32. 사전 조사93. In-Lab ..

  리포트 | 24페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 4주차

  그리고 감산기를 설계하면서 이제까지 그냥 듣고만 넘겼던 2의 보수에 관한 개념을 확실히 잡을 수 있는 계기가 되었다.참고문헌-전전설 교안- Hyperlink "http://cms.kut.ac.kr ... 나눗셈은 10진수의 나눗셈과 하는 방법이 같다.2) 연산회로 종류(1) 반가산기 : 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로.(2) 전가산기 ... Carry IN : Ci)를 합하여 합과 자리올림(Carry out : Co)을 출력시키는 논리 회로(반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로).(3) 4비트 가산기 : 전가산기가

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 2주차

  Velillog 2주차And 게이트와 HalfAdder 게이트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 결과결론 및 토의참고 문헌1. 실험 목..

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 4주차

  과제반가산기,전가산기4비트 가산기XOR 게이트를 이용한 감산기4비트 감산기실험 전 응용 과제 preview1-bit Comparator4-bit Comparator참고 문헌1. ... 4주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 전 ... 실험 장비 및 부품(Materials of the Experiment)1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD실험 전 과제1) 반가산기(1) 프로젝트 생성

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 A+ 1주차 예비레포트

  진리표는 아래 표와 같다.전가산기의 논리회로도는 아래 그림과 같다. 그리고 전가산기는 3개의 입력 비트를 받고 2개의 출력 비트를 생성한다. ... 목적TTL을 이용한 디지털 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양한다.OR 게이트 논리 회로 실험XOR 게이트 논리 회로 실험반가산기 회로 실험전가산기 ... [응용과제]: 전가산기 회로를 구현하고 버튼 스위치와 LED를 통해 동작을 확인한다.주의 사항: LED는 다리의 길이에 따른 극성 연결에 주의하고 알맞은 저항 값을 계산하여 연결해야

  리포트 | 16페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 2주차 예비레포트

  assign’문과 bitwise operator를 사용하여 간단한 로직에 대하여 Data Flow Modeling 설계 개념을 습득한다.Verilog HDL을 이용하여 반가산기, 전가산기 ... 기술언어인 HiLo와 C 언어의 특징을 기반으로 개발1991년 Cadence Design Systems가 Open Verilog I자인한 예시Gate Primitive를 사용하여 전가산기 ... 선 부분)wire W1, W2, W3;assign 문과 bitwise operator로 입출력 신호를 연결한다.assign W1 = A^B;assign W2 = Cin & W1;전가산기

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 5주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-05 Encoder and Multiplexer과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc148037..

  리포트 | 26페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 7주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-07 Finite State Machine과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc149339383..

  리포트 | 15페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 8주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-08 Peripherals과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc149339383" 1. 서론 P..

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 A+ 6주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-06 Register and Counter과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc148728841..

  리포트 | 30페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 3주차

  Modeling)- code시뮬레이션 결과4) 4bit Full Adder –4 1bit Full Adder (Behavioral Modeling)code시뮬레이션 결과참고 문헌전전설 ... 3주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 전 ... 과제AND GATENAND GATE실험 전 응용 과제 preview1bit Full Adder –Gate Primitive Modeling1bit Full Adder –Behavioral

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 8주차

  counters1) 회로 코드, 핀 설정, 테스트 벤치2) 핀설정(3)시뮬레이션Count With PIEZO1) 회로 코드, 핀 설정, 테스트 벤치2) 핀 번호 설정3) 시뮬레이션참고 문헌전전설 ... 실습 8주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 전

  리포트 | 13페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 7주차

  Mealy Machine for the Serial I/O code converter6.74LS193A counter참고 문헌전전설 교안

  리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_1주치

  TTL gates Lab on BreadboardMajor전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 방법예상 결과참고 문헌1. 실험 목적- 각각의 TT..

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 5주차

  0011 ) + ( 0000 + 0011) = 01000011이 출력된다.결론Behavioral 모델링에서 if문과 case문을 사용하여 각각의 조합논리회로를 설계해 보았다참고문헌-전전설

  리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대 전전설1 2주차 결과 레포트

  PostLab Report제 2주차개요와 계측기 1(전압전류원, DVM) 실험과목명전자전기컴퓨터설계실험1담당 교수담당 조교실험일실험조학번이름목차0. ... Materials & Methods)가 – 실험에 사용된 도구, 실험 절차 및 측정 방법사용된 도구(Materials)- 실험 장비 : 디지털 멀티미터(Agilent 34405A), 전원공급기

  리포트 | 14페이지 | 1,500원 | 등록일 2019.11.11

  다운로드 장바구니
• 

  전전설3 MOSFET 실험 2 Biasing and Common-Source Amplifier

  A. 실험 목적MOSFET을 이용한 증폭기의 biasing 방법, 소신호 모델, 그리고 이를 이용한 증폭기인 Common-Source 증폭기에 대해 학습한다.B. 실험 이론 및 과정 개략 설명MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가..

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1) 멀티미터프로젝트

  1. 서론 (Introduction)1.1 실험의 목적(1) 저항 계측에 관한 응용 능력 습득.(2) 아두이노 프로그래밍 능력 함양.1.2 실험의 설계 방향(1) 저항의 측정본 실험의 목적인 저항의 측정은 전압분배법칙, 아두이노의 아날로그핀을 활용한 전압측정을 통해 구..

  리포트 | 27페이지 | 10,000원 | 등록일 2024.01.23 | 수정일 2024.05.14

  다운로드 장바구니
• 

  서울시립대 전전설3 7주차 결과 보고서

  시험자료 | 7페이지 | 2,000원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 9주차 결과 보고서

  시험자료 | 8페이지 | 2,000원 | 등록일 2024.07.15

  다운로드 장바구니