"PLL" 검색결과 221-240 / 379건

• 

  SK 하이닉스 2015년 상품기획 합격 자기소개서

  귀국한 뒤 졸업프로젝트에서는 SPICE를 이용해 PLL과 Transceiver를 설계해보았고, 논리회로설계를 통해 Verilog 또한 익혔습니다.

  자기소개서 | 6페이지 | 6,000원 | 등록일 2016.01.02 | 수정일 2019.04.27

  다운로드 장바구니
• 

  laminectomy 척추궁 절제술 수술 방법

  PLL : posterior longitudinal ligament /후종인대?AJ : apophysial joints /후관절?

  리포트 | 3페이지 | 2,000원 | 등록일 2010.04.28 | 수정일 2019.11.14

  다운로드 장바구니
• 

  주파수 천이 변조

  주파수 천이 변조(FSK)의 복조로 쓰이는 위상 고정 루프 FSK 발생회로를 구현한 후 출력 파형을 관찰하고 PLL을 이용하여 FSK의 복호기를 구성하여 그 특성을 알아본다.2. ... 하나의 비트가 신호의 하나의 상태에서 전달이 되므로 FSK신호의 baud(초당 신호의 상태 수)는 비트 율과 같다.2) PLL(Phase-Locked-Loop)검파 방법은 위상비교기

  리포트 | 4페이지 | 1,000원 | 등록일 2009.03.14

  다운로드 장바구니
• 

  통신실험 결과2

  An envelope detector for AM signals is less efficient in demodulation weak AM signals than a PLL synchronous

  리포트 | 9페이지 | 2,000원 | 등록일 2012.12.23 | 수정일 2014.01.01

  다운로드 장바구니
• 

  [통신실험]통신공학 실험

  PLL (Phase-Locked Loop)PLL (위상동기루프): 송신해온 신호의 위상을 동기시키는 회로 PLL은 신호와 전압제어발진기(VCO)가 발진하는 발진출력의 위상차를 검출해 ... PLL (Phase-Locked Loop)실험 11. ... PLL (Phase-Locked Loop)PLL : 위상동기루프 ① 위상비교기(Phase detector) 기준 주파수와 VCO의 주파수를 입력으로 그 위상 차이를 판별 하고, 그

  리포트 | 16페이지 | 1,500원 | 등록일 2002.11.26

  다운로드 장바구니
• 

  Oscillator (발진기, 수정발진기) 완벽정리 (원리, 종류, 특징)

  주파수 편이를 감소시키기 위하여 외부온도에 따라 수정발진기 내부의 온도를 일정하게 유지시켜 주파수 편이를 줄이는 형태가 수정발진기의 발전된 과정이다.발진주파수를 안정시키는 이유는 PLL ... PLL에서 기준 주파수가 온도 변화에 따라 변화가 일어나게 되면 송,수신 주파수에서 매우 크게 변화가 일어난다.Crystal Oscillator의 분류SPXO (Simple Package

  리포트 | 4페이지 | 1,500원 | 등록일 2009.07.22

  다운로드 장바구니
• 

  [통신실험]Unit5. Direct Method of Generating FM Signals (Ex1,2) 예비보고서

  PLL의 구조를 보면 VCO 와 PHASE DETECTOR, LPF, REF frequency 로 연결되어 있는데 여기서 LOCK 상태가 아닌 그냥 전원만 넣었을 때 VCO에서 발진하는 ... 비례하여 개선Δθ2에 비례하여 개선전력 레벨A2/2A2/2▷ free-running frequency- free running frequency는 일반 발진기에서는 거의 사용하지 않고 PLL과

  리포트 | 8페이지 | 1,000원 | 등록일 2010.12.03

  다운로드 장바구니
• 

  3,4번 경추부상에 의한 경수손상

  (1/27 21:10 ~ 23:20 AIF & Cage grafe )C3,C4수술경과1/27MRI C-spine상 HCD C3/4/5/ cord ingury 관찰OP: C3/4 PLL

  리포트 | 14페이지 | 1,500원 | 등록일 2014.02.17

  다운로드 장바구니
• 

  INFINEON 제품분석 보고서

  민감도 (4kbit/s 데이터 전송속도 조건 ) - 파워다운 모드에서의 매우 낮은 공급 전류 특성 ( 일반적으로 5nA) - 공급 전압 범위 : 2.1V ~ 5.5V - VCO, PLL ... 커버리지를 위한 다중 - 대역 (300-320MHz, 425-450MHz, 863-870 MHz, 902-928MHz) 제공 - 10.5Hz 고해상도 시그마 - 델타 Frac -N PLL

  리포트 | 43페이지 | 3,500원 | 등록일 2011.01.19

  다운로드 장바구니
• 

  Frequency Division Multiplex

  L-R)신호를 DSB 변조를 하는데 쓰인 subcarrier를 찾아내 DSB 복조를 한다.왼쪽의 그림은 pilot 신호로부터 subcarrier주파수를 찾는 과정인데 위상동기화루프(PLL

  리포트 | 6페이지 | 2,000원 | 등록일 2012.12.23 | 수정일 2014.01.01

  다운로드 장바구니
• 

  WiBro System을 위한 Mixer Design

  따라서 Down-conversion mixer는 무선 통신 시스템에서 입력되는 RF 신호를 baseband 주파수로 변환하고 LNA, PLL/VCO등의 다른 RF회로와 더불어 수신단의

  리포트 | 11페이지 | 2,000원 | 등록일 2009.04.09

  다운로드 장바구니
• 

  SQUARING LOOP과 COSTAS LOOP를 이용한 PSK/DSBSC 복조방법

  PLL의 입력에서 신호의 2배의 주파수 항을 무시하고 위상 성분만을 고려해 주면, 수신된 반송파 위상의 2배인2 phi 와 VCO의 출력 정현파의 위상인2 hi }- 그림 2 PLL에 ... 대역통과 여파기는 PLL을 구동하기 위해 고조파cos(2 pi Mf _{c} t+M hat{phi } )를 선택한다. ... 즉2f _{c}에 동조된 PLL(phase locked loop)을 사용할 수 있도록2f _{c}에서의 주파수 성분을 발생시키기 위하여 신호를 제곱한다.

  리포트 | 7페이지 | 1,500원 | 등록일 2008.03.09

  다운로드 장바구니
• 

  VLSI 설계의 여러가지 현상들

  내부에 다수의 LUT(Look Up Table), D-FF, 라우팅 자원뿐만 아니라 최근에는 이것이 조합된 S-RAM 블록, 곱셈기, PLL, 클럭 드라이버등을 탑재하여 복잡한 응용에

  리포트 | 9페이지 | 1,500원 | 등록일 2013.06.20

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 예비 보고서

  1) Gain(V/V) 값 출력 전압 값은 다음과 같다. (1) Gain값을 얻기 위해서는 의 형태로 나타내어야 한다. Vgs를 Vin에 관한 식으로 나타내면..

  리포트 | 6페이지 | 2,500원 | 등록일 2010.08.07

  다운로드 장바구니
• 

  (실험보고서) 저주파 증폭 회로 실험 및 시뮬레이션

  PLL은 기본적으로 기준 주파수, 위상 검출기, LPF, VCO 로 구성되어 기준 주파수와 입력 주파수의 위상차를 끄집어 내어 이것을 LPF(또는 차지펌프)를 거쳐 다시 VCO에 넣어 ... Frequency)와 AF(Audio Frequency)로 구분하는 경우 수백khz이상은 RF라 하고 20khz이하는 AF로 구분하였지만 이 또한 그다지 명확한 기준은 없습니다.그런데 PLL

  리포트 | 7페이지 | 1,500원 | 등록일 2008.12.14

  다운로드 장바구니
• 

  태평양의 프랑스 향수산업 진출

  어려움 * 프랑스 자국 업체들이 장악하고 있는 기초화장품보다 글로벌 브렌드들이 경쟁하고 있는 향수시장이 유리하다고 판단함 ◇ 1995년 향수시장 진출을 위해 마케팅 전담 법인( PLL

  리포트 | 7페이지 | 1,000원 | 등록일 2010.06.21

  다운로드 장바구니
• 

  실험8. 전압제어 발진기 회로(예비)

  VCO는 흔히 PLL에 속해있는 것처럼 여겨지지만 전체적인 입장에서 순서를 따지자면 PLL은 VCO의 주파수가변과 고정을 원활하게 하기 위한 강력한 도구이자 방법론의 하나로 볼 수 ... .- PLL(Phase Locked Loop) : 위와 같이 특정한 주파수원이 외부영향에 의해 변화되지 않고 고정시켜주기 위한 목적으로 사용되는 회로 구성법이다.

  리포트 | 9페이지 | 1,500원 | 등록일 2008.08.07

  다운로드 장바구니
• 

  ARM 구조 및 Keil 컴파일러 사용법

  Instruction Set Computer) 형태의 ARM 구조의 32비트 마이크로프로세서로 32비트 크기의 ARM 명령, 16비트 크기의 Thumb 명령을 실행할 수 있으며, PLL을 ... 동작시키면 60[MHz]의 고속으로 동작할 수 있다.▶ PLL(Phase Locked Loop)시스템 클럭 및 주변장치에 클럭을 공급한다.▶ 벡터 인터럽트 컨트롤러우선순위(priorities

  리포트 | 12페이지 | 무료 | 등록일 2010.05.24

  다운로드 장바구니
• 

  labvolt(랩볼트)를 이용한 PSK 변조, 복조 실험

  더블러의 출력은 PLL회로의 입력이된다.채널 1은 반송파이고 채널 2는 VCO출력이다. VCO 출력은 반송파 주파수의 두배이다. 이는 VCO주파수는 PLL을 고정시키기 위함이다. ... PLL에서는 입력과 같은 주파수를 가지고 위상이 90도 옮겨진 신호를 출력한다.채널 2를 VCD에 연결한 그림이다. ... 주파수가 줄여진 VCD출력과, PLL출력인 VCO출력이 XOR게이트로 입력되어 90도 위상이 바뀐 신호가 출력된 것이다.이제 감쇄된 Phase Shifter의 출력과 PSK신호는 믹서에

  리포트 | 12페이지 | 1,000원 | 등록일 2007.11.08

  다운로드 장바구니
• 

  발진기 및 VCO

  그래서 VCO와 같이 출력 주파수를 변화시킬 수 있어야 하는데, 이동통신에서는 주로 PLL을 LO로 사용한다. ... 통신시스템 특성에 따라 LO용으로 그냥 단일주파수의 Oscillator를 쓸수도 있고 VCO를 쓸수도 있지만 PLL을 쓰는 것이 성능이 가장 좋다.3. ... LO에서 여러 주파수 성분을 정교하게 만들어내는 역할을 할때 그것을 Frequency Synthesizer (주파수 합성기)라고 부르기도 하는데 그 대표적인 것이 PLL이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2007.10.12

  다운로드 장바구니