"Digital Clock" 검색결과 201-220 / 681건

• 

  디지털논리실험-비동기 카운터 결과레포트

  디지털 회로실험 - 실험 9 비동기 카운터(결과)◆ 실험 일자 : 2016. 9. 231. ... 실험 후 고찰이번 금일 실험은 비동기식 카운터의 회로를 구성하여 CLOCK의 수의 변화와, 증가함에 따라 출력이 감소하는지, 증가하는지 변화를 확인해보는 실험이었다.

  리포트 | 2페이지 | 1,000원 | 등록일 2016.11.09

  다운로드 장바구니
• 

  서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

  주파수 대역의 Pulse 신호를 입력하여, 해당 주파수의 소리를 출력한다.음계에 따른 주파수ToolsLaptop - ISE Digital Design Tool (Version - 14.7 ... seg_com과 seg_data가 state machine에 따라 4주기로 반복되게 된다.Pin Assignment CodeReset switch를 변수 rstn에 할당한다.1kHz Clock을 ... Application Design @ 7-segment and Piezo Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털

  리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  전파통신실험 보고서입니다.

  Data Clock Frequency ; 2kHz4. Data Clock Frequency ; 5kHz5. Carrier Frequency를 1kHz로 조정6. ... 다음 PSK 변복조 실험에 대해 정리하라.1) PSK 변조 원리에 대해 정리하라. (10점)PSK는 위상 편이 변조라고 하며, 반송파의 위상을 다르게 하여 Data를 전송하는 Digital ... Data Clock Frequency ; 1kHz[CH1(Yellow) ; PRBS(Date Input) signalCH2(Purple) ; Modulated PSK signal]3

  리포트 | 6페이지 | 1,000원 | 등록일 2015.11.25

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 예비보고서>

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Sequential Circuit ... 동기식 UP/DOWN 카운터를 설계한다.- Input : Clock, Reset, UP/DOWN selector- output : 7-segment2. ... 이 PC 스피커는 다양한 소리는 내지 못하지만 멜로디 등의 소리나 경고음 등을 표현 할수 있다.PIEZO는 디지털 신호 1에 해당하는 입력 레벨의 음성 주파수대의 펄스 신호를 입력하면

  리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  전전컴설계실험2-Final Report

  Clock)Text LCD를 이용하여 Digital Clock을 구현하시오. ... 분주를 100ms 까지 하여 실제 스탑와치와 같은 기능을 설계하였다..Digital Clock Button총 3개의 Mode (Clock, Setting, Stop Watch)를 ... 이제까지 실험하였던 TEXT LCD 실험을 바탕으로 Digital Clock이 가지는 기능을 잘 이해하고, 명령어와 data입력을 확장시켜 시계를 구현 해 본다.

  리포트 | 24페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  50Mhz의 입력을 받아1Hz로 출력하는 분주기

  디지털 임베디드 시스템HW #950MHz CP -> 1Hz CP 회로 설계.제출자 :제출일자 :마감일자 :3. 50MHz CP → 1Hz CP 회로 설계.1)50MHz를 1Hz로 분주하기 ... 1Hz로 분주를 했습니다.2)IC7490 10진 카운터 회로시뮬레이션 결과CP의 입력주기는 20ns입니다.카운터는 정상동작을 하고 10분주를 하기위해서 QD를 사용하려고 하였으나 Clock

  리포트 | 7페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2016.12.24

  다운로드 장바구니
• 

  디지털시스템 실험(동기식 up/down counter)+응용한 신호등 설계

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2014 전기전자공학부이름 : 전기전자전파공학부 고찬규 ... FPGA보드에 연결하자 Clock에 변화에 맞춰서 신호등이 바뀌는 것을 확인하였다.토의이번 실험은 저번 주에 실험했었던 비동기식, 즉 Clock pulse가 모두 동시에 들어가지 않아

  리포트 | 3페이지 | 1,000원 | 등록일 2014.11.03 | 수정일 2016.11.10

  다운로드 장바구니
• 

  [아날로그및디지털회로설계실습A+] 스텝 모터 구동기 결과 레포트 입니다

  아날로그 및 디지털 설계 실습4# 스텝모터 구동기결과 레포트설계실습 4. 스텝 모터 구동기1. ... 정상적으로 동작함을 확인하기 위하여, 출력단 (QA, QB, QC, QD)에 LED 회로를 추가한다.스텝 모터는 다음 세 개의 핀 (CLK, S0, S1)으로 조정된다.CLK는 Clock의

  리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

  다운로드 장바구니
• 

  인하대학교 전자공학과 전자회로실험2 결과보고서 timer counter (타이머 카운터)

  전자는 Real-Time Clock (실시간 시계) 즉 현재의 시간을 유지하는 컴퓨터 시계를 말한다. ... 클럭(clock)클럭은 일정한 시간 간격으로 LOW와 HIGH가 번갈아 나타나는 시계(디지털 회로의 전기 진동수)를 말한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2017.12.25

  다운로드 장바구니
• 

  디지털 시스템 실험 7-Segment 결과보고서

  BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현4. ... 스크린샷은 입력이 7과 15인 경우이다.디지털 시스템 설계 및 실험 ... 디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목7-Segment실험목표1. 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를

  리포트 | 6페이지 | 1,000원 | 등록일 2016.04.08

  다운로드 장바구니
• 

  디지털회로 실험 프로젝트 보고서, 포토인터럽트 활용, 자동 회전 액자(스크린), 회로 및 사진 포함

  이론(1)OP-Amp 비교기-선형 전압을 입력으로 취하며, 두 개의 입력전압과 출력전압을 갖는 회로- 하나의 입력이 다른 또 하나의 입력 전압과 비교하여 크거나 작을 때를 나타내는 디지털 ... CLOCK은 오실레이터 1MHz를 사용하여 입력했습니다.◆ DECODER-D플립플롭에서 나오는 출력을 입력단자인 A와 B에 입력하고 PHOTO INTERRUPTER에서 나오는 출력을

  리포트 | 24페이지 | 2,000원 | 등록일 2019.02.08 | 수정일 2019.05.19

  다운로드 장바구니
• 

  타이머와 카운터 예비보고서

  타이머0의 동작원리 이해- 타이머0 제어 방법의 습득(관련 레지스터 이해)- 오버플로우 인터럽트 제어 프로그램 방법 습득- 타이머/카운터 활용 방법의 습득(관련 레지스터 이해)- 디지털 ... 그렇기 때문에 AVR에서는 타이머/카운터(Timer/Counter)라고 부른다.- 타이머가 반드시 입력되는 Clock을 카운트할 수 있는 카운터(Counter)의 도움을 받아야한다. ... n값이 나오는데 기본적으로 atmega128은 8비트 cpu이므로 0~255까지 256의 숫자만을 넣을 수 있기 때문에 저 어마어마한 숫자는 들어가지 않는다.- 하드웨어 입력된 Clock신호의

  리포트 | 8페이지 | 1,000원 | 등록일 2015.11.09

  다운로드 장바구니
• 

  예비보고서(Sampling theory)

  실험 방법- 오실레이터- Multiplexer를 이용한 연산- Clock- filter&demoulator3. ... 실험제목: 표본화 정리(Sampling Theory)조 : 6 조학부: 전자공학과성명: 이 도 현과목: 디지털통신교수님: 김 정 곤제출일: 2015 년 4 월 2 일학번: 20111420281

  리포트 | 1페이지 | 1,000원 | 등록일 2015.05.18

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 7-segment <5주차 예비보고서>

  4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계③ Clock을 이용하여 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목7-segment실험목표①

  리포트 | 7페이지 | 1,000원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  디지털 회로

  디지털 코드중 자보수코드(self-complement code)가 무엇인지를 설명하고 우리가 학습한 코드중 자보수 코드를 모두 조사하여 제시하시오.1) 8421코드, BCD코드- 2진화 ... 의해서만 결정되는 것이 아니라 이전의 출력값이 작용하여 다음 출력 상태를 결정짓게 되는 회로이다.(2) 특징- 순서회로는 1비트 기억소자인 플립플롭과 조합논리회로로 구성된다.- CP(Clock

  리포트 | 4페이지 | 5,000원 | 등록일 2018.07.14

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험10 예비보고서

  위 그림은 디지털 시스템 출력측에서는 특별한 부호기가 디지털 정보를 아날로그 전압으로 변환하며, 이 복호기는 디지털-아날라고 변환기는(digital-to-analog converter ... A/D 변화기를 사용하는 한 가지 예는 디지털 전압계(digital volt-meter)이다. ... 실험이론디지털 시스템은 아날로그장치와 인터페이스(interface)하지 않으면 안되는 경우가 많고, 디지털 신호(digital signal)는 2개의 이산레벨만을 가진다.

  리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  실험9결과 DAC&ADC

  Clock을 세야 하기 때문에 비동기 Counter이다. 즉 Clock signal은 칩 내부 J-K F/F중 가장 처음 F/F에만 연결된다. ... IC에 들어오는 Clock signal을 10진으로 세어 2진으로 내보내는 역할을 한다. 즉 0부터 9까지 센 후, 이를 Binary로 전환하여 4개 출력으로 보낸다. ... 실험 결과실험 1) DACBCD counter역할을 하는 7490과 두 hex inverting gate인 7404와 7405를 사용하여 0부터 9까지의 10진 숫자를 Clock signal에

  리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  디지털시스템실험, Verilog를 이용해 BCD to 7 segment를 통한 계산기 설계 및 구현, FPGA보드 결과 포함

  BCD 입력을 7-segment로 출력하는 디지털 회로 설계2. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현3. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서실험제목BCD to 7 Segment, 7 Segment를 통한 계산기 설계 및 구현실험목표1

  리포트 | 5페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.23

  다운로드 장바구니
• 

  전전컴설계실험2-Final Project PPT

  전자전기 컴 퓨터 설계실험 2 Experiments in Electrical Computer Engineering 2 Design Project -Digital Clock- 담당교수 ... Mode TEXT LCD 에 기본 Digital Watch 및 추가 기능 구현 3 /8V 프로젝트 진행일정 roject Report P 1 주차 ( 기본 시계 구현 – 시 / 분 ... 프로젝트 진행일정 기능 - 기본기능 - 부가기능 기타사항 V 프로젝트 목적 roject Report P Stop_Watch_Mode Setting Mode 날짜기능 AM,PM 변환기능 Clock

  리포트 | 8페이지 | 1,000원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  VLSI Project

  주기적인 Signal의 개수를 헤아린다는 것은 시간을 계산할 수 있음을 의미하고, 이는 Digital System 설계 시 매우 유용하게 사용될 것이라는 생각에 우리는 Counter ... 즉 Flip-Flop의 Clock에 인가되는 주기적인 Signal의 개수를 헤아린다. ... 이와 같이 Clock Pulse가 ‘1’일 때 출력 상태가 변화되면 입력 측에 변화를 주어 오작동이 발생하게 된다.

  리포트 | 11페이지 | 5,000원 | 등록일 2014.12.20

  다운로드 장바구니