Two-stage op-amp (simetrix 사용)

소개글

SIMetrix 프로그램을 이용한 2단 증폭기의 특성 보기 (A+)
gain
cmRR
3D 주파수
차단주파수
SIMETRIX 사용 설계

목차

- SIMetrix 프로그램을 이용한 2단 증폭기의 특성 보기 -
< 2단 CMOS 연산 증폭기의 구조 >
3) SIMetrix 를 이용한 two-stage op-amp 회로 구성
< 위 회로의 이론적인 SPEC >

본문내용

1) op-amp : OP앰프는 가장 널리 쓰이는 아날로그 IC이며, 이상적인 OP앰프는 무한대의 이득과 입력 임피던스, 영의 출력 임피던스를 갖는데 실제의 OP앰프는 이상적인 OP앰프에 근사한 특성을 갖는다. OP앰프는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 두 입력 단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. op-amp 를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로 연산자의 의미에서 op-amp라고 부른다.

2) 다단 증폭기 : 실제의 트랜지스터 증폭기들은 흔히 직렬로 접속된 몇 개의 단들로 이루어진다. 첫째 단 EH는 입력단은 이득을 제공하는 것 이외에, 증폭기가 높은 내부 저항을 가진 신호 전원으로 구동될 때 신호 레벨이 손실되는 것을 피할 수 있도록 높은 입력 저항을 제공해야 한다. 또한 차동 증폭기의 경우에는 입력단이 큰 동상 모드를 제거해야 한다. 종속 증폭기의 중간 단의 역할은 높은 전압 이득을 제공하는 것이다. 또한 중간 단은 차동 출력 모드에서 단동 출력 모드로의 신호 전환이라든가, 신호의 (+)와 (-)쪽 모두 충분한 여유를 갖도록 하는 직류레벨 시프팅 등과 같은 기능도 제공해야 한다. 마지막 단, 즉 출력단의 주요기능은 증폭기가 낮은 부하 저항에 연결될 때 이득이 손실되는 것을 피할 수 있도록 낮은 출력 저항을 제공하는 것이다. 또 출력단은 부하가 필요로 하는 전류를 효과적인 방법으로, 즉 출력 트랜지스터에서 과도하게 많은 양의 전력을 소비하지 않고 공급할 수 있어야 한다.

3) 2단 CMOS 연산 증폭기 : 아래에 2단 구조(two-stage configuration)라고 많이 알려진 CMOS 연산 증폭기의 일반적인 구성을 나타내었다. Q8과 Q5로 구성되는 전류 미러는 Q1-Q2로 구성된 차동쌍에 바이어스 전류를 공급하는데 Q5의 W/L 비는 입력단 바이어스 전류I를 공급할 수 있도록 설계되어 있다.

참고 자료

없음