verilog 베릴로그 booth multiplier와 CLA로 구현한 자판기 (보고서,발표자료 포함)DE2-70보드 다운가능 v file 포함
- 최초 등록일
- 2008.12.29
- 최종 저작일
- 2008.12
- 21페이지/
압축파일
- 가격 4,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
verilog(베릴로그)를 이용하여 설계한 자판기로 4종류의 동전을 입력받아
adder를 통해 카운터한뒤 7가지의 상품과 상품의 갯수를 동시에 입력하면
그 둘이 booth 알고리즘을 이용한 곱셈기에 의해 곱해지고 그값이 넣은 총
금액에서 빠지게 된다. 그후에 동전 반환을 하게 되면 잔액이 동전의 액면가 만큼
계산되서 갯수가 표시된다 (예: 3850원 1000원 3장 500원 1개 100원3개 50원 1개)
발표자료와 시뮬레이션 보고서가 모두 포함되어 있다.
목차
<b>디지털시스템설계.ppt</b>18페이지
주제선정이유
구현 내용
Booth Multiplier와 array multiplier의 타이밍 비교
CLA와 RCA의 타이밍 비교
작품후기
Q&A
<b>자율프로젝트보고서.hwp</b> 22페이지
1. 프로젝트 소개
2. Verilog Source Code
주요 module 설명
3. 시뮬레이션파형
4. FPGA 합성 결과 및 리포트 파일
5. Array Multiplier 와 booth Multiplier Timing 비교
6. ripple carry adder 와 carry look ahead adder Timing 비교
7. 프로젝트 후기
<b>vanding.v</b>
본문내용
1. 프로젝트 소개
(1) 프로젝트 목표
수업시간을 통해 배운 카운터, 가산기, 감산기, Multiplier,와 Sequential 로직을 통합적으로 이용하여 verilog 설계를 해보는데 목적을 두었습니다. 그 중에서도 Multiplier는 booth 알고리즘을 통하여 설계하고 adder는 carry look ahead adder를 설계한 후 array Multiplier와 carry-ripple adder와 timing을 비교함으로써 효율성을 알아보기로 했습니다.
(2) 주제 선정 배경.
Adder, multiplier는 각각 계산이나 구조에 따라서 여러 방식이 존재하고, 특성이 각기 다르므로 상황에 따라서 가장 적절한 구조를 찾아서 쓰면 된다고 배웠습니다. 이에 같은 기능이지만 다른 구조를 갖는 adder, multiplier를 구현 후 비교해보고 나아가 이들을 이용한 실용적인 작품을 만들고자 자판기를 선택하게 되었습니다.
(3) 구현내용
4종류의 동전과 7가지의 상품이 있고 그 상품의 개수를 입력하면 곱하여 한꺼번에 계산이 되고 반환 버튼을 누르면 금액에 따라 반환되는 동전의 종류와 개수가 표시 됩니다.
동전은 1000, 500, 100, 50원이 있으면 물품의 가격은 1500, 1000, 750, 500, 250, 100, 50이 있습니다. 동전의 나타내는 switch를 토글 시킨 후 clk을 넣어주면 그 동전의 액면가가 7segment를 통해 나오고, 같은 동작을 반복할 때 마다 금액이 더해져서 넣은 총 금액이 표시됩니다. 그 후에 상품을 의미하는 switch를 토글 시키면 상품의 가격이 표시되고 상품을 고른 후 옆의 개수를 표시하는 switch를 이용하여 개수를 고른 후 clk를 넣어주면 상품의 가격과 개수의 곱만큼 총액에서 빠지게 됩니다. 개수를 선택하는 switch는 기본값을 1로 하여 1개의 상품을 선택할 때에도 개수를 넣어주는 번거로움을 없앴습니다.
12bit 가산기
carry Look ahead
12bit 감산기
carry Look ahead
12bit 곱셈기
booth multiplier
참고 자료
digital sysytem design
압축파일 내 파일목록
vanding.v
디지털시스템설계.ppt
자율프로젝트보고서.hwp