[기초전자공학]테브난의 정리

소개글

[기초전자공학]테브난의 정리

목차

1.실험 제목
2.관련 이론
3.실험의 이론적 결과

본문내용

1.실험 제목
:테브난의 정리(Thevenin`s theorem)
2.관련 이론
■ 테브난의 정리
테브난의 정리는 한 쌍의 출력단자를 가진 임의의 능동 선형 회로망은 테브난등가전압 VTH와 임피이던스 ZTH직렬로 접속된 등가회로로 표시할 수 있다는 것이다. 여기서 테브난 등가전압 VTH 등가임피던스 ZTH는 다음과 같은 절차에 따라 결정한다.
1.테브난 등가 전압 VTH 는 원래의 회로에서 회로중에 임의의 두단자(전압, 전류 측정에 관심이 있는 두 단자)를 제거하였을 때 그 단자 양단에 나타나는 전압이다. (개방회로 전압)
2.테브난 등가 저항 ZTH는 전압 전류 측정에 관심이 있는 두 단자를 제거한 상태에서 회로내의 모든 전원을 제거(전압원은 단락, 전류원은 개방)한 다음 개방단자에서 원래의 회로를 바라다 본 전체 저항이다.
그림 10.1(a)에 주어진 회로에 대해 테브난의 등가전압 VTH를 구하는 과정이 그림 10.1(b) 에 나타나 있다. 이 경우 출력단자를 제거한 상태에서 부하 양단에 나타나는 전압이므로 간단한 전압분배 법칙에 의해 쉽게 계산할 수 있다.
(a) 원 회로 (b) 테브난 등가전압을 구하기 위한 회로
[그림 10.1] 테브난 등가전압을 구하는 과정
그림 10.1(c)에 테브난 등가저항을 구하는 과정이 도시되어 있으며 이 경우 전압원을 제거한 상태에서 즉 전압원을 단락시킨 상태에서 두단자 A,B 양단의 저항이 테브난 등가저항이 되므로 간단하게 계산할 수 있다. 이와같이 테브난 등가전압과 등가저항을 결정한 후 이로부터 테브난 등가회를 구성하면, 부하 RL에 흐르는 전류 I는 옴의 법칙을 이용하여 아주 간단히 구할 수 있다.
(c) 테브난 등가저항을 구하기 위한 회로 (d) 테브난 등가회로
[그림 10.1] 테브난 등가저항 및 테브난 등가회로
그림 10.1 (d)에서 등가전압과 등가저항을 이용하여 부하 RL에 흐르는 전류를 계산해 낼 수 있다

참고 자료

없음