VHDL 설계실습 - 카드 인증 자물쇠 설계

소개글

vhdl을 이용한 카드 인증 자물쇠 설계한 자료입니다.
소스코딩및 결과에 대한 내용까지 포함되어있습니다..
레포트쓰시는데 도움되실겁니다..

목차

소스코드
테스트벤치
시물레이션 결과

본문내용

(1)먼저 수식과 카노맵으로 표현한다.
X가 1즉 door1이 열릴 조건은 다음과 같다.
AB
CDE*************0000**************************1*************1000000 ↑ ↑
X=1일 조건 Y=1일 조건
X = (A`B) ∙ [(CD‘E)+(CDE’)]

Y가 1 door2가 열릴 조건은 위의 카노맵을 보면 아래와 같이 표현할 수 있다.
Y = (AB) ∙ [(CD`E+(C`DE)]

AB
CDE**************************1*************0*************0011000111
게이트의 수를 줄이기 위해서 maxterm 방식을 사용한다. 알람이 울리는 경우를 나타내면 다음과 같다.
Z = (A+B) ∙ (A+B`+C`+D`+E) ∙ (A+B`+C`+D+E`) ∙ (A`+B`+C+D`+E`) ∙ (A`+B`+C`+D+E`)
= (A+B) ∙ X` ∙ Y`

회로도로 표현하면 다음과 같다.
과제의 조건에서 회로는 2,3,4 input nor gate 와 inverter만을 이용하여 설계하여야 하고 그 합이 19 이하가 되어야 한다는 조건을 만족한다. 오히려 13개(입력에 사용된 inverter의 개수는 무시)로 만약 경제적인 면을 따진다면 매우 경제적이라는 사실을 알 수 있다.

참고 자료

없음