논리회로실험 가산기 예비보고서

소개글

논리회로실험 가산기 예비보고서입니다.
전가산기 반가산기 내용이며 참고로 a+받았습니다

목차

1. 예비조사 및 실험 내용의 이해
1.1 반가산기 (half adder)
1.2 전가산기 (full adder)

본문내용

1.1 반가산기 (half adder)
반가산기는 2진수 한 자리를 나타내는 두 개의 수를 입력하여 합(Sum)과
자리올림수(Carry)를 구해주는 덧셈회로이다. 자리올림수 C는 입력 X와
Y가 모두 1인 경우에만 1이 되고, 합 S는 입력 X와 Y중 어느 하나만
1이면 결과는 1이 된다.

1.2 전가산기 (full adder)
반가산기는 덧셈을 할 때 하위의 자리로부터 올라오는 자리올림수를
고려하지 않기 때문에 완전한 덧셈이 어렵다. 이러한 반가산기의 단점을
보완하여 만든 덧셈 회로가 전가산기이다. 전가산기는 두 개의 2진수
X, Y와 자리올림수 C1을 포함하여 3비트를 더하는 조합논리회로이다.

참고 자료

없음