JFET 전압 - 전류 특성 예비 레포트

소개글

JFET 전압 - 전류 특성 예비 레포트 입니다

목차

1. 실험목적
2. 이론
3. 시뮬레이션

본문내용

1. 실험목적
JFET의 드레인 전류에 대한 드레인 - 소스 전압 효과와 게이트 - 소스 효과 드레인 전류와 게이트-소스 전압의 특성 및 상호간의 관계를 이해한다.

2. 이론
(1) 구조
접합 전계효과 트랜지스터 JFET은 채널의 전류를 제어하기 위하여 역바이어스되는 접합으로 동작하는 전자소자로서 구조에 따라 N채널 또는 P채널로 나누어진다.
아래의 그림은 JFET의 두가지 가능한 구조 및 기호를 도시하였으며 여기서는 게이트(G)단은 내부적으로 서로 연결되어 있다.

(2) 동작 원리
아래 그림과 같이 VDS를 가하면 N형의 다수캐리어에의한 전도전류(ID)가 드레인에서 소오스쪽으로 형성된다. 게이트와 소스간의 바이어스 VGS는 반드시 역방향으로 인가한다.
이때 PN접합부에는 공핍층이 형성되는데 불순물도핑레벨이 P형 쪽이 N형쪽보다 훨씬 크므로 이 공핍층은 막대 내부쪽으로 형성되고 VGS의 크기에 비례한다. 또한 VDS에의 한 드레인 전류에 의해 막대 내부의 저항으로 인한 막대내부의 전압 강하가 발생하므로 게이트 상단쪽이 더 크게 역바이어스 되므로 게이트상단의 공필층이 더 커진다. 그런데 공필층에는 자유 캐리어가 존재할 수 없으므로 전도전류인 ID는 공필픙으로 제한 되는 좁은 공간(채널)을 통해 흐르게 된다.
따라서 VGS, VDS가 변하면 공핍층의 폭이 변화(채널이 변화)되어 전도전류가 제어되게 된다.
다시말해 JFET는 외부전장에 의해 소자내부의 전기 전도도가 변하므로 전계효과 트랜지스터라 하고 전압 제어소자이다.
JFET는 G-S간에 역방향바이어스를 걸어 사용하므로 게이트 전류 IG는 거의 0이되고 입력임피던스 Ri도 거의 무한대가 된다. 따라서 JFET는 고입력임피던스가 요구되는 회로의 응요에 주로 사용된다.

참고 자료

없음