증폭기의 주파수 응답

소개글

증폭기의 주파수 응답에 대해 배경이론에서부터 수식적으로 증명을 하였으며 이를 통해 회로상에서 시뮬레이션한 결과를 통해 작성한 보고서 입니다. 분량이 많아 보고서용으로 많은 도움이 될 겁니다. 제가 A+받은 자료입니다.

목차

- DC blocking capacitor의 영향
- DC blocking capacitor 의 영향
- DC blocking capacitor 의 영향 : 만 으로 바꾸고 앞의 실험을 반복한다.
- AC bypass capacitor의 영향
- 연산 증폭기의 주파수 응답
- 2단 비반전 연산 증폭기의 저주파 응답
- PSPICE를 이용한 트랜지스터 증폭기의 주파수 응답

본문내용

주파수가 높아질수록 과 의 차이가 덜 나는 이유는? 이로부터 가 증폭기의 전압이득 에 미치는 영향은? 에서 의 영향이 무시될 수 있으려면, 그 값이 얼마 이상이어야 하는가?
==> 주파수가 높아지면..즉 이 실험에서는 1kHz와 10kHz 사이에서 부터인데..이 이상의 주파수가 되면 capacitor가 마치 short되는 것처럼 취급되어서 위상이나 증폭이 발생하지 않는다. 그러나 그이하의 주파수에서는 short가 아니라 의 임피던스는 보다 커져 short로 취급되지 못하므로 증폭기의 전압 이득 가 감소한다. 또한 입력 부분에 , 의 병렬 저항이 이므로 에 의한 오차를 1% 이하로 하기 위해서는 의 임피던스가 보다 작아야 한다.
, ,
에서 의 영향이 무시될 수 있으려면 는 보다 커야 한다.
물론 10Hz에서도 위와 같은 계산과정을 통해 capacitor의 영향을 무시할 수 있는 주파수를 계산할 수 있다.

==>실험 1이 무난히 수행되니 나머지 과정도 큰 어려움 없이 수행할 수 있었다. 다만 입력 전압의 크기를 적절히 조정하지 못해서 출력 파형중 일부가 saturation mode로 남어가서 파형의 일부가 깍이는 모습이 보였다..첨엔 이게 맞는 줄 알았는데...사실 예비 시뮬레이션도 이처럼 했지만..결과적으로 이는 잘못된 것임을 실험을 하면서 알게 되었다.
또한 첨엔 100kHz에서도 파형이 잡혔으나 두 번째부터는 잘 나오지 않아 생략하겠다.

참고 자료

아주대학교 논리회로 실험